EDA365电子论坛网

标题: 请教关于内层差分的阻抗控制 [打印本页]

作者: dingoboy    时间: 2012-8-8 14:53
标题: 请教关于内层差分的阻抗控制
请教一下各位高手们:7 p7 q4 I/ `4 w2 {: c: K5 W
最近做了一块8层板,层叠是SGSPPSGS,第三层有几对差分线,设计时是参考第二层的GND的,第4层电源层差分线下方平面不完整。结果印制板厂反馈第4层平面不完整无法做阻抗控制。说内层差分线必须有两面屏蔽的参考平面才能做阻抗。
1 ^; D1 u, O  L, y* S' _这个我不是太理解。按照自己的理解,参考平面是给差分线提供回流路径的,为什么一定要有两个参考平面才能做阻抗呢。而且SI9000里也是有差分线只有一个参考平面的计算模型嘛。# J5 g, G& `, w( K
如果按照这样说,内层的单端走线是不是也要求必须有两个参考平面?
6 _3 w8 P6 Q# C3 t: R& X+ d
0 h1 F: K: w& U, T请各位高手帮忙解惑,非常感谢!
作者: qiangqssong    时间: 2012-8-9 16:29
这个板厂应该说的有道理,同一根线如果不同段阻抗参考模型不同,则会影响很多参数,这个估计要分段计算和走线才行!!
作者: suicide915    时间: 2013-6-20 14:56
楼主最后问题怎样解决的呢?
作者: rogetxu    时间: 2013-6-26 14:21
应该不会要求电源层是完整的平面. 我们也一直使用分割的电源平面的.( b) ]2 w3 @" O: k' |
只要差分线没有换平面就可以了.
作者: lmh830626    时间: 2013-8-1 09:29
本帖最后由 lmh830626 于 2013-8-1 09:32 编辑 4 {/ f# @; Z; ]: e1 K6 i: J* b& E8 F3 N

0 i1 v( Q' {% \0 K5 S+ N我这儿有一个八层板子,CPU与SDRAM的连接的地址走线区域对应的相邻层是不完整平面。
; U, B, I: }- M0 d  C( e: Q2 L8 S6 K, n- L
这是飞尔卡思的一个开发板。
1 E# t6 `/ p) q' Y4 l7 ~- w- D! I# G9 g! I0 i& P( G

未命名1.jpg (16.9 KB, 下载次数: 13)

八层板层叠

八层板层叠

未命名.jpg (199.04 KB, 下载次数: 11)

中间黄色的竖线大部分是地址线,它的下层是完整的地平面,上层是不完整的电源层。

中间黄色的竖线大部分是地址线,它的下层是完整的地平面,上层是不完整的电源层。

作者: 总统    时间: 2013-8-1 14:22
提示: 作者被禁止或删除 内容自动屏蔽




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2