TDR测试结果是这么看得么 - EDA365电子论坛网

最近我使用sigrity对板子上的DDR进行了TDR仿真，但不是很懂这个结果得意思。在网上搜索，了解到通常应关注TDR测试结果的30%-70%区域，而板厂则更侧重于50%-70%的区域。下图为我仿真得DDR_DQ1的TDR阻抗图，其中DQ1的PCB走线总长536mil，传输线延时大约为89.3ps（通过536/6计算得出）。我重点关注的测试区间是不是53.58ps-125.02ps为89.3ps之间（89.3ps*2得30%-70%）。在此区间内，阻抗的最高值为38欧，最低值为34.5欧，而信号的阻抗要求为40欧。

对于TDR结果的分析，我大致理解为需要关注指定区间的阻抗变化。如果测试区间内的阻抗变化在10%以内，是不是可以认为该DDR的TDR性能满足要求？