EDA365电子论坛网

标题: SIWAVE仿真封装长bump错误 [打印本页]

作者: hhh虎次郎 时间: 2024-3-18 16:33
标题: SIWAVE仿真封装长bump错误
如图，封装仿真需要在Layer1和RDL之间长bump；在cadence package designer中BUMP是个器件，它在RDL层和Layer1层都有名为BUMP的的PAD存在（该PAD没有连接Layer1和RDL层，俯视图重叠）；现在我在SIWAVE中设置solder ball properties，选择焊盘BUMP，选择从Layer1往上长BUMP，但是BUMP总是从RDL层往上长，导致RDL层和Layer1层之间是断路的；这是怎么回事；

作者: hhh虎次郎 时间: 2024-3-18 17:00

0318.jpg (24.98 KB, 下载次数: 1)

作者: apricot 时间: 2024-3-19 13:55
6666666666666666666

作者: tencome 时间: 2024-3-21 19:06
DIE 不是Flipchip 模式导入的APD?

作者: tencome 时间: 2024-3-22 22:57
看看 die 导入package designer的时候是不是用FLIPCHIP模式导入的

作者: bingshuihuo 时间: 2024-3-25 09:04

hhh虎次郎发表于 2024-3-18 17:00

增加ball 方向反了

作者: bingshuihuo 时间: 2024-3-27 08:13

bingshuihuo 发表于 2024-3-25 09:04- d5 n1 p$ r. w0 U) Y
增加ball 方向反了

赞！！！！！！！！！！！！

作者: SIPI明同学 时间: 2024-3-30 23:06
需要保留RDL层的话，建议去3dlayout里面设置。2PI+RDL模型用SIWAVE建模是有点问题。

作者: Dc2024031911a 时间: 2024-4-12 14:26
666666666666

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)