EDA365电子论坛网

标题: FC+WB的设计，导入原理图后，芯片层怎么放 [打印本页]
作者: 冰睡着的水    时间: 2024-3-6 14:24
标题: FC+WB的设计，导入原理图后，芯片层怎么放
FC+WB的设计，导入原理图后，芯片层怎么放？8 b+ A/ C9 S7 m: s  t
提前建好FC WB芯片的库文件  导入原理图后，怎么放置芯片。WB芯片层怎么放才能引出手指？' s5 N1 G$ q1 y  d# b
作者: Sleep_xz    时间: 2024-3-7 10:58
有截图吗？把有问题的地方截图
作者: tencome    时间: 2024-3-7 11:14
WB 芯片单独用 txt 格式导入， 再导入原理图就行。0 Z4 R- g& ^$ w2 X% Q. m
作者: 冰睡着的水    时间: 2024-3-13 17:21
tencome 发表于 2024-3-7 11:14
! u) j$ k; k5 y% _; KWB 芯片单独用 txt 格式导入， 再导入原理图就行。
( R5 C, Y. P+ M! E0 h. K* _1 q4 D" b
WB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？2 z3 G( B2 R4 G4 R
作者: tencome    时间: 2024-3-14 15:40
冰睡着的水 发表于 2024-3-13 17:21( I  J( o; N8 \0 l
WB用TXT导入后  为什么一导入原理图，之前导入的芯片就不见了？
' d7 C7 }+ \& V8 m
txt 里面的命名与原理图命名有差异。 . f2 s. C. E7 j  E, T

. |# M. s8 y/ E" X+ u. Xtxt 里面的; J/ n% \1 j1 e4 x! _2 \
Name:   xxx* L  h# x' w) T$ F2 I$ v9 T1 Q
DEF Design:  xxx                                        9 U% i- l  r5 d; N4 U! M
RefDes: xxx# {/ G* s, l0 @# w9 x- ^+ a

8 g  ]+ @2 A! U1 D, `& r3 L; b% a, ^# B. ~6 v
这几个命名 要与 原理图里面的  名称、footprint、 XXX (好久不用原理图，忘记了)      一 一对应才可以。$ `. b7 D6 d+ _! u$ ~

# b1 C  m) w, L6 o% d2 j
作者: 冰睡着的水    时间: 2024-3-15 10:40
本帖最后由 冰睡着的水 于 2024-3-15 10:46 编辑 8 W: J7 u" E) g6 L5 ~6 t# o
tencome 发表于 2024-3-14 15:402 i" I6 i/ u- C2 S6 N4 l
txt 里面的命名与原理图命名有差异。
/ s' e8 D% V6 M; ], f! g* o
2 }$ x+ I9 j% K% D% Ctxt 里面的

' T. o. Q: A4 ^: \* C麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑到L1层，不在die层
- y7 M- s, y) ?3 N# O% \8 K

d14c97fb-0190-4255-874a-3073c2d52fb2.png (16.48 KB, 下载次数: 5)

d14c97fb-0190-4255-874a-3073c2d52fb2.png

e2f5121b-78ca-4e71-8025-907239203c5a.png (24.21 KB, 下载次数: 2)

e2f5121b-78ca-4e71-8025-907239203c5a.png
作者: tencome    时间: 2024-3-15 11:50
冰睡着的水 发表于 2024-3-15 10:40" {, `) s. t9 I5 v
麻烦看下这样对吗？我拿的模板上都没有DEF Design这一行，这是我按照你说的加的，导进去芯片还是会自动跑 ...

+ t. }  k% s% q3 _. V, K, _最简单的做法：  这几个名称都改成 U5 应该就可以。: S( Z3 @( s% d# d

- {& x1 h& b1 P* X* k" J
& J# }+ ~# @( l0 |; l! V>PCB Footprint = Name   = U5
; A1 V! w; z  ]: j% `>Reference = RefDes = U5* {! L! h5 ?; \
DEF Design:  好像没限制， 也用U5最省事。    % ~. N% r6 D5 O/ Q$ o
: w# u' ~5 O! l! m, b5 I& v. e
& v# x  j0 x: a% T1 ^  r
    ) [# U; O" I5 O5 a( a
8 J1 o  s& Q! N  S4 B- _

, S5 {2 A0 u8 D' p" I! H& a! K
) r$ l* @! d( P
+ D6 }+ h  K0 J4 [( v' @- u
! ?) C" z0 u) ~1 S
/ E4 Y' L$ L9 b5 n0 }4 z$ [
4 K' k4 u) H* N0 L) K6 U
作者: 雨宫莲    时间: 2024-5-13 17:13
1. 导入网表2. 将所用器件放置在Layout中，此时默认是Flip Chip
" A  E7 y% `, v3 i8 t2 Q8 Y4 |3. 点击左上角Edit - Die Stack，弹出对话框8 B  D" n# v; F; K( P6 H
4. 从“Die stack name”下拉列表选择想修改的器件，左下角的“RefDes”栏会显示器件的位号如“U1”
- ]! J  c7 J$ H
2 n% c' ~' a( W+ w5. 分别从“Attachment”和“Orientation”下拉列表选择“WIRE BOND”和“CHIP UP”，点击“Apply”1 _5 w2 I8 J0 W- g* B, O! |
6. 此时修改后的器件从FC变为WB，焊盘所在层也变成DIE层而不是Top层
8 K( [2 \6 P1 v! P. u) [（如果修改不了可能是当前叠层结构缺失了Die stack层或者器件含有Fixed属性）
  {4 t, c0 n0 U5 ]/ Z$ u* T2 f+ l" l0 k

stack.png (106.45 KB, 下载次数: 4)

stack.png
作者: 青藤门下一走狗    时间: 2024-10-12 08:41
学习学习



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2