EDA365电子论坛网

标题: 能否从硬件设计上避免漏电流的现象？ [打印本页]

作者: 五月715520 时间: 2024-2-27 15:54
标题: 能否从硬件设计上避免漏电流的现象？
能否从硬件设计上避免漏电流的现象？有没有什么好办法吗？

作者: xiaotian28 时间: 2024-2-27 16:53
能否从硬件设计上避免漏电流的现象，有没有什么好办法吗？学习学习

作者: zhaozhifengzi 时间: 2024-2-27 17:15
避免漏电主要看对IO的处理，尤其是在IO不使用时，将IO进行配置，防止出现IO状态高，但外面接下拉，这种情况会有漏电现象

作者: wangshilei 时间: 2024-2-27 18:18
不用的电路能关的尽量关, 上拉电阻类的加个电源开关MOS,不用时关掉. IO全默认低或者高阻.

作者: 6940 时间: 2024-2-28 09:07
这个不能全靠硬件来规避，必须要配软件来规避，就是所为的软硬一起来管控漏电现象，举一个很简单的例子，我们尝试用的笔记本电脑，你电机关机键了，是真的关机了吗?其实没有，关机久了，你会发现再去开机就没有电了，这就是所谓的休眠模式，也在运行。

作者: Rainstorm 时间: 2024-2-28 10:11
有些情况可以通过硬件电路将信号转换为开关量，从而避免漏电流出现

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)