EDA365电子论坛网

标题: SIP封装里4层基板去耦电容一般放在顶层还是底层 [打印本页]
作者: 胡椒盐    时间: 2024-1-15 15:44
标题: SIP封装里4层基板去耦电容一般放在顶层还是底层
sip封装里一个4层基板顶层布线，二三层是电源地，底层BALL不准备布线，那去耦电容放在哪层比较合适# j/ {% D7 y7 @- g$ M6 z4 W+ [" h
作者: awnatech    时间: 2024-1-15 19:11
于4层基板的SIP封装，去耦电容可以放置在顶层或底层。在顶层放置去耦电容可以更接近芯片，有助于更快速地提供或吸收电荷，适用于需要高频去耦的情况。然而，如果电容非常大，可能会占据更多的顶层空间，这可能会影响到其他元件的布局。
作者: 胡椒盐    时间: 2024-1-15 21:02
awnatech 发表于 2024-1-15 19:11
" v  ^: r8 A, F' @) S3 N$ r- M$ U于4层基板的SIP封装，去耦电容可以放置在顶层或底层。在顶层放置去耦电容可以更接近芯片，有助于更快速地提 ...

* S' o: N' D3 f8 F0 f感谢回答，我还有一个问题。对于同一个电源域，我有多个相同网络的VDD或者GND的BUMP接入，那放置在顶层的去耦电容我需要从bump的pad引线接到电容的pad上再打孔，还是直接在电容的pad下打孔连接电源地就行。或者有常用的去耦电容连接电源地的方法吗
% \/ w0 d7 P. k$ d5 x
作者: Dc202401028a    时间: 2024-1-17 15:44
" G7 w8 n) E! w& B& @! G
学习一下学习一下



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2