EDA365电子论坛网

标题: 封装走线信道群延时出现恶化是什么原因 [打印本页]

作者: 胡椒盐    时间: 2023-12-22 20:59
标题: 封装走线信道群延时出现恶化是什么原因
对一个封装的差分信道进行仿真,发现群延时在某些频率出现严重恶化是什么原因?同时,该如何改善?( o0 O) O; h. [+ [+ U  H3 u6 e5 ~& y8 M

QQ图片20231222205738.png (61.84 KB, 下载次数: 9)

QQ图片20231222205738.png

作者: Sleep_xz    时间: 2023-12-25 10:47
在封装中,电源和接地平面对于信号的传输特性具有重要影响。如果电源和接地平面设计不合理,可能会导致信号的反射和失真,从而影响群延时。
7 w. F: s5 ^% W) G8 y在差分信号中,两条信号线应该具有很好的对称性以减小差分信号的失真。如果信号线存在不对称性,可能会导致差分信号的相位和幅度出现偏差,从而影响群延时。
作者: 胡椒盐    时间: 2023-12-26 15:17
Sleep_xz 发表于 2023-12-25 10:47: X+ }6 s. U% ]- y8 \* H- B  P5 }
在封装中,电源和接地平面对于信号的传输特性具有重要影响。如果电源和接地平面设计不合理,可能会导致信号 ...
- F, `2 ?" c! \
感谢感谢
6 d+ Y4 ~9 ^6 c+ Z9 v" Z2 U




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2