EDA365电子论坛网

标题: PDN仿真Z阻抗提取时对于BUCK电路VRM应如何选取位置 [打印本页]
作者: yzzsjc088    时间: 2023-12-22 17:19
标题: PDN仿真Z阻抗提取时对于BUCK电路VRM应如何选取位置
本帖最后由 yzzsjc088 于 2023-12-22 21:46 编辑
( }" h2 \2 y+ `1 E! s/ A0 K) O7 W1 D3 U
请教论坛大神，PDN仿真时，对于BUCK电路，VRM选取位置点如何选择。3 n4 h0 P( }# B7 Z
如下图所示，电容C1/C2/C3靠近BUCK电源芯片端，C4/C5/C6/C7靠近用电IC芯片端。1 x8 t/ u7 y/ e9 C( Z
（1）手动建立VRM port端口是选取电感L的焊盘一端，还是选择C1/C/2/C3电容，且是应该选离buck芯片距离近的电容还是远的电容？9 R/ ~( W0 K+ L3 S4 h# o
（2）我在提取1MHz-100MHz区间端的Z阻抗后，再用SIwave PDN进行电容优化建议，给出的方案是靠近BUCK端的C1/C2/C3空贴，个人猜测是C1/C2/C3距离用电IC芯片较远，无法覆盖1MHz-100MHz的阻抗，对于1MHz-100MHz区间端的Z阻抗没有影响，所以给出空贴建议，但是C1/C2/C3作为BUCK电路滤波的一部分，按道理不应该全部空贴。是不是对于1MHz-100MHz做电容优化时就不应该勾选C1/C2/C3，应该只勾选C4/C5/C6/C7呢？
& E( t& f5 Y2 T2 j, {% `6 s 6 N; U6 y/ F! j4 w0 `# e; \. f
作者: taoyulon    时间: 2023-12-22 17:23
0 t4 x" \( b: ^' e4 D1 z
在BUCK电路中，VRM通常位于电源网络的前端，为负载提供稳定的电压。VRM的位置选择需要考虑多个因素，包括电源网络的拓扑结构、负载的特性以及系统性能的要求。2 p2 p- L6 N  a- r- _0 Y% v

0 J5 e' o7 B3 w; ]7 {) g+ q电源网络拓扑结构：在电源网络中，不同的拓扑结构对VRM的位置选择有不同的要求。例如，在多级电源网络中，VRM可能位于靠近负载的一级或中间级。6 [/ g4 J/ z1 L' k7 `
负载特性：负载的特性也会影响VRM的位置选择。对于具有较大电流变化的负载，将VRM靠近负载可以减小电流变化对电源网络的影响。
, Z7 \, _$ q4 L1 v
作者: mggimg    时间: 2023-12-27 18:13
电源反馈的点在哪里连的，就在哪里下VRM
作者: hq920071969    时间: 2024-11-1 13:43
不贴的不勾，贴的要全勾上



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2