EDA365电子论坛网

标题: DDR Flash 布线处理 [打印本页]
作者: 静音    时间: 2012-6-4 17:45
标题: DDR Flash 布线处理
大家好，请教一下，DDR flash里面的DQS线必须包地处理吗？
" x; u, z6 h$ _! ~8 [, {7 w) n空间实在有限，请大家支招。。
作者: wwddss_1976    时间: 2012-6-4 21:12
本帖最后由 wwddss_1976 于 2012-6-4 21:22 编辑
" e* @  F0 G0 T9 \/ j9 l3 `- q$ a
1 P0 X. G5 k" O: m不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考 DDR2_Layout指导手册.pdf (782.95 KB, 下载次数: 194)
作者: eeicciee    时间: 2012-6-4 22:40
wwddss_1976 发表于 2012-6-4 21:12
7 n2 f- S$ Y7 k# `2 S4 g不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考
- B1 V6 Y1 A" }* _4 }
好东西呀
作者: 静音    时间: 2012-6-5 09:00
wwddss_1976 发表于 2012-6-4 21:12 : \* z( c; K4 \  `9 N) y# [
不需要，不知道你用几层板，最好地址和数据分组分层布线，并加大各分组间间距就行,参考

) @. L- h9 ^9 L2 T$ \DDR Flash 8位的，只有8根IO，其他就是控制线啊。: I2 T: C( Z# w4 @) e2 H
我用的是四层板。
作者: lilinyf    时间: 2012-6-5 09:04
应该用到不止一颗，至少两颗吧，然后才有分组的概念。
作者: rx_78gp02a    时间: 2012-6-5 09:52
多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制
作者: 静音    时间: 2012-6-5 15:39
rx_78gp02a 发表于 2012-6-5 09:52 9 r& B- R, |! Y; j) m
多层板不用包地，双面板因为参考层很远所以使用包地进行阻抗控制
3 G% d9 j0 |' @) f) i
DDR FLASH的DQS线要进行阻抗控制？是50ohm吗？
+ P% N% S/ F9 g+ ^. ~' @另外我的IO，做到间距5mil，有没有问题呢？
7 G( _; J- r5 g! O( @7 r谢谢
作者: 静音    时间: 2012-6-5 15:40
lilinyf 发表于 2012-6-5 09:04 9 b! I5 S- G& m% f6 N6 Z* n
应该用到不止一颗，至少两颗吧，然后才有分组的概念。

# a6 y9 x. b% U& S* V4 R恩，我走的星性拓扑，打孔，分别连接到了两片Falsh。
作者: wwddss_1976    时间: 2012-6-5 22:11
Flash可以，DDR2最好是用菊花链或是飞线拓扑结构
作者: wwddss_1976    时间: 2012-6-5 22:14
静音 发表于 2012-6-5 15:39
- n1 E7 d  j/ Y$ u6 A. ADDR FLASH的DQS线要进行阻抗控制？是50ohm吗？$ t! ?/ U6 y5 \) C& F) e
另外我的IO，做到间距5mil，有没有问题呢？7 z9 q1 ~5 ~; N7 D/ `% b6 S3 [4 z
谢谢
, f  w  [- S' A8 Q/ |- T. f
FLASH好像没有阻抗要求，DDR2是50ohm；间距5mil一般是没有什么问题的，不过铜厚好像只有0.5OZ，咨询你的PCB制作技术人员。
作者: xiaoxiaoya    时间: 2019-4-29 16:21
看看



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2