EDA365电子论坛网

标题: 关于电源平面的阻抗 [打印本页]

作者: rose_333 时间: 2012-6-4 14:41
标题: 关于电源平面的阻抗
（为降低电源平面的阻抗，尽量将PCB的主电源平面与其对应的地平面相邻排布，并且尽量靠近，利用两者的耦合电容，降低电源平面的阻抗。）以下是对这段话的理解，有点混乱，请亲们指教。

Xc=1/2派fc, 从这个公式中可以得出，阻抗与电容容值成反比。容值越小，阻抗越大。问题来了，电源平面和地平面靠近，耦合加强了，容值变小了，那不是阻抗也就变大了，那又是如何降低电源平面的阻抗呢？所以说我的脑子有点乱，不知道如何去理解上面那段话。

作者: lap 时间: 2012-6-5 08:23
你上面所说的这个公式是去耦电容容抗的计算公式。板级（电源层与地层）电容计算公式应该为：C=Er*A/d。二者的间距越小，C就越大。

作者: qiangqssong 时间: 2012-6-11 17:23
楼上说的有道理！！

作者: rose_333 时间: 2012-6-12 09:54
这样我理解了，原先以为，地层与电源层靠得近，耦合加强，板间电容越小，原来是越大。简单地说，就是板间电容与层间距成反比。

作者: διαγρα 时间: 2012-7-6 07:41
学习了

作者: yangjijun 时间: 2018-2-9 08:48
你上面所说的这个公式是去耦电容容抗的计算公式。板级（电源层与地层）电容计算公式应该为：C=Er*A/d。二者的间距越小，C就越大。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)