EDA365电子论坛网

标题: HFSS 3D Layout裁切原件链路仿真提示内存不足怎么办呜呜 [打印本页]

---

作者: sloth627    时间: 2023-9-8 21:17
标题: HFSS 3D Layout裁切原件链路仿真提示内存不足怎么办呜呜
从10层板上裁了一段差分线，线长8inch左右，从顶层和底层换到中间层，扫频求解时提示内存不足。尝试删除了多余的部分和器件等方法，不知道还有有什么办法能够降低仿真内存需求？或者说对链路损耗进行仿真有什么别的有效方法？蹲蹲一位大佬解惑，手动献花❀❀❀
( f3 j* L5 E+ F; y9 x7 L4 d/ h

A%NNAE(AP4@DBP6(EB373W5.png (33.87 KB, 下载次数: 2)

下载附件  保存到相册

2023-9-8 21:16 上传

---

作者: hhh虎次郎    时间: 2023-9-9 08:46
应该不至于；你需要先check一下板子，处理下细小的狭缝简化模型，然后再healing，之后再提交仿真试试；

---

作者: mggimg    时间: 2023-9-11 15:17
降低仿真精度

---

作者: sloth627    时间: 2023-9-19 10:28

hhh虎次郎 发表于 2023-9-9 08:46
应该不至于；你需要先check一下板子，处理下细小的狭缝简化模型，然后再healing，之后再提交仿真试试；

谢谢~不过尝试过后还是没成功
" @  I4 N; m' o, N# m

---

作者: sloth627    时间: 2023-10-9 09:42

mggimg 发表于 2023-9-11 15:17
; @3 D* l( H& W0 t" Z降低仿真精度

  W* A8 T  p$ r, n* N& w; W2 U谢谢~不过不降低仿真精度就没有办法了吗。。
4 k5 I3 ]3 e; ]3 R2 \2 k) @9 P

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2