EDA365电子论坛网

标题: 像DDR2_JESD79-2F标准里面的一些测试指标在仿真工具里面如何体现？ [打印本页]

作者: mengzhuhao 时间: 2012-5-23 21:59
标题: 像DDR2_JESD79-2F标准里面的一些测试指标在仿真工具里面如何体现？
像DDR2_JESD79-2F标准里面的一些测试指标在仿真工具里面如何体现？

例如涉及到的一些DQS/DQ时序关系分析，时钟jitter，上升沿/下降沿速率转换等等

在类似ADS，ANSOFT DESIGER是如何处理的呢？

在这方面有经验的朋友可以谈谈

作者: mengzhuhao 时间: 2012-5-23 22:37
那些工具在模板与一致性测试比较好呢？

作者: yejialu 时间: 2012-5-30 10:02
我用Allegro 做的DDR2 的SI和时序仿真。
1，DQS/DQ时序关系分析。加test load 在软件中直接测量，算PCB skew ,计算时序裕量。
2，时钟jitter。仿真中没考量jitter的影响。这是个复杂的问题，不好把jitter加入进去。
3，上升沿/下降沿速率转换。查JEDEC中的derating 表格，在1步中计算出的时序裕量中减去这个值。得到更接近实际的时序裕量值。

作者: chenlinfeng88 时间: 2012-11-1 12:32

yejialu 发表于 2012-5-30 10:02
: t, k/ S7 a) x& ?我用Allegro 做的DDR2 的SI和时序仿真。
$ N, w% p" T4 i; N1，DQS/DQ时序关系分析。加test load 在软件中直接测量，算PCB sk ...

不懂啊。。。好多东西需要学习

作者: terry_yung 时间: 2015-10-5 07:35
时序测量

作者: Coziness_yang 时间: 2015-10-5 21:50
像DDR2_JESD79-2F标准里面的一些测试指标在仿真工具里面如何体现？

例如涉及到的一些DQS/DQ时序关系分析，时钟jitter，上升沿/下降沿速率转换等等
对于DQS与DQ之间的时序关系，标准里面规定了建立时间和保持时间，而在DDR3里面这些时序关系可以进行一定的调整，所以不需要太考虑这个时序关系。而对于时钟的Jitte，看你需要仿真哪些Jitter，时钟主要考虑Duty cycle的问题，因为这个最好仿真得到。

作者: 了阔兲空 时间: 2015-10-13 00:02
了解啦，谢谢

作者: qingdalj 时间: 2015-10-14 17:11
有些软件直接提供需要输入的时序参数，只要搞明白它需要什么，输入后仿真就好了

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)