EDA365电子论坛网

标题: 高效解决由分地导致的辐射问题！|深圳比创达EMC（上） [打印本页]

作者: 深圳比创达EMC 时间: 2023-8-26 13:53
标题: 高效解决由分地导致的辐射问题！|深圳比创达EMC（上）
本帖最后由 Heaven_1 于 2023-8-28 10:38 编辑

高效解决由分地导致的辐射问题？相信不少人是有疑问的，

出于各种设计需求，在PCB layout时，经常会采用分地设计；如：

1) 由于数字信号通常是一些高速、高频信号，会存在高频干扰噪声；而模拟信号如电源部分常常是低频、大电流信号，高频干扰耦合在电源信号中易通过电源线等线缆被带出板外产生辐射；一些传感器采集的模拟小信号通常幅值较小，高频干扰耦合至此易导致信号状态紊乱，若再经放大后更会造成难以预计的后果；因此，通常会采取数字地和模拟地分开设计。

2) 一些电机产生的驱动输出端因高功率大电流、快速开关的驱动信号存在较大的宽频带干扰，也会将功率端的地与前端的控制信号地进行分割，避免驱动端的噪声耦合至前端干扰控制信号、或从控制端被带出产生EMI问题。

3) 一些产品的机壳地和PCB地有时出于安规等考虑也会采取分地的设计。

在比创达的日常整改工作中，也经常遇到因分地问题导致的EMI或EMS问题；经过经验丰富的现场整改工程师定位整改后，通过简单的取消割地、或者增加缝补电容等措施即可快速解决问题，现分享一个经典案例如下：

高效解决由分地导致的辐射问题！（上）接下来就跟着深圳比创达EMC小编一起来看下吧！

比创达整改实例

如图1为某网卡产品（AC 220V供电）的RE测试结果，余量只有1.3dB（不足3dB）：

图1 某产品RE测试（水平方向）余量不足

从测试频谱图中可以看出，除了176MHz的异常频点，整改频段内频谱都比较干净，没有许多窄带毛刺或大的包络，说明此产品PCB layout设计的还是挺好的，至少在针对高频信号走线等方面控制的相当良好。

根据经验，低于200MHz的这个包络或与电源相关，通过拆机验看PCBA（未提供实际PCB layout文件），整体设计较规范，布局合理、表层也未发现明显的长信号走线；但产品似作了分地设计，将模拟部分和数字部分的地进行了分割处理；咨询产品工程师得知确实做了分地处理，且数字模块的电源取自系统12V后再进行降压生成3.3V供给数字芯片。

结合频谱图的包络异常，分析可能是电源的供电环路中因分地原因导致的回流路径存在跨分割、或是内层走线跨越了电源分割带，导致环路面积增大，引起辐射问题恶化；因此对其分地进行弥补，因两个模块的电源电压不一致，为避免其他耦合干扰，采用缝补电容而不是直接取消割地的方式，即在分割处每隔约1000mil跨接0.1uF电容（如图2）：

图2 产品分地布局及缝补电容的添加

采取缝补措施后，效果立竿见影，如图3，测试余量可达15dB+，原异常频点的幅值直降14dB，意味着因分地引起的跨分割问题导致环路的辐射强度增强了5倍不止。

图3 整改后RE测试余量充足

综上所述，相信通过本文的描述，各位对高效解决由分地导致的辐射问题都有一定了解了吧，有疑问和有不懂的想了解可以随时咨询深圳比创达这边。

作者: Griffin 时间: 2023-8-28 10:44
模拟地，数字地对EMC影响也很大

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)