EDA365电子论坛网

标题: imx6ull DDR3 的DQS信号为什么要并联电容呢？ [打印本页]
作者: 6688hyc    时间: 2023-6-25 13:45
标题: imx6ull DDR3 的DQS信号为什么要并联电容呢？
' R$ [, _7 y4 d, H; x
如图，主芯片是IMX6ULL 外界的DDR3L，为啥在DQS信号上会并联2.2pF电容呢？* H6 Y, P. x( i0 x  o; J. o
另外DDR3L的CLK信号上为什么要并联470欧姆的电阻呢？
8 N, G- h& x2 l请大佬赐教。感谢( i5 _2 g9 o$ X4 H" t
作者: zjsxuw    时间: 2023-6-25 18:28
按器件手册提供的电路图接就可以
作者: hepj    时间: 2023-6-26 08:51
用来去除差模干扰，一般放在信号发射端。
作者: 6688hyc    时间: 2023-6-27 13:40
hepj 发表于 2023-6-26 08:512 M# j" G# O) P$ W
用来去除差模干扰，一般放在信号发射端。
; Q9 C6 j4 U1 C, B" T
感谢回复。为什么要去除差模干扰呢？我看很多板子的DDR上都不带这个的呀
作者: cangcang2    时间: 2023-6-27 14:14
可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#pid1437868
作者: killer00    时间: 2023-6-30 08:24
cangcang2 发表于 2023-6-27 14:14! n8 y5 V1 @1 a( {
可以关联看下我论坛里的另外一片帖子https://www.eda365.com/forum.php?mod=viewthread&tid=68075&page=1#p ...

1 x3 a0 h) a9 p* J. K:victory::victory::victory::victory::victory:$ R* q  I* b4 @" o. B5 M$ |
作者: 6940    时间: 2023-6-30 09:08
一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰
作者: 6688hyc    时间: 2023-7-1 12:10
6940 发表于 2023-6-30 09:08; g! r" x& D' w1 x, Y; ~' A
一般DDR前端和后端放电容都是去掉差模干扰，消除尖峰
! R% i- m) t( I: I% i' y  k' y
为什么有的放，有的不放呢？4 ]9 _+ A. J& i7 d9 J
作者: 6940    时间: 2023-7-4 08:48
6688hyc 发表于 2023-7-1 12:10
. ^6 E& K) d$ ?- g' w! }- R为什么有的放，有的不放呢？
. O# s4 O( J6 I& u! z& d  v* ^' ]
因为设计需求不同，所以有些有，有些没有。) X' B4 _! i7 h2 T9 t, h6 Y- p
作者: 6688hyc    时间: 2023-7-11 13:20
6940 发表于 2023-7-4 08:48
+ E: x8 M! g) Q7 |( }7 `因为设计需求不同，所以有些有，有些没有。
5 e4 d( y" L7 Y( T
设计需求 有什么不同呢？% [& B0 ^3 |" x1 S
作者: 发多少54    时间: 2023-7-11 13:38
有什么不同呢？8 ?7 Y6 \0 C5 F( d:



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2