EDA365电子论坛网

标题: 底板CPLD先上电，影响核心板cpu IO电源轨 [打印本页]
作者: 狂羁青马    时间: 2023-6-8 16:25
标题: 底板CPLD先上电，影响核心板cpu IO电源轨
底板上面有一片cpld，IO通过接插件连接到核心板的CPU io口，8 g4 n6 E0 Q: D1 g! s1 H
cpld io口的电压轨和cpu io 的电压轨不是同一个电源，但都是3.3v,这样底板cpld先上电的话
0 j: z+ l; Z4 r1 Aio上面会有信号电压，会推高cpu io的电压轨（本来还没有上电）8 o2 [4 s8 v$ t  @5 F8 {

7 v) q* o0 n9 c  M8 y这种情况一般怎么办，感觉设计核心板+底板这种方式就会存在这种情况，
# d0 t' c7 x# u1 }; P, z不会整板都用同一个IO电源, |9 `5 F% A6 t% j6 m" R* R
作者: Quiescent_521    时间: 2023-6-8 16:34
先看看硬件，断开IO口，直接从IO口输出高低电平，看是不是正常
作者: hgt064    时间: 2023-6-8 17:59
CPLD 设成 OD, 只在CPU 端加上拉
作者: 狂羁青马    时间: 2023-6-9 09:28
Quiescent_521 发表于 2023-6-8 16:34
$ ^( r  @8 V* o; q+ G先看看硬件，断开IO口，直接从IO口输出高低电平，看是不是正常

( L" b2 @. C! H) _正常的，CPLD上电后IO为高电平，这时CPU IO的电源轨还没上电，但是电源轨有很低的电压了，感觉漏电流推高了电压! W! s/ W# ~6 ^# M5 y  J1 r# p
作者: 狂羁青马    时间: 2023-6-9 09:29
hgt064 发表于 2023-6-8 17:591 @2 @  E, A& H4 n; }/ e! q1 e9 E
CPLD 设成 OD, 只在CPU 端加上拉

! O1 ?( h3 W2 T$ S  D: z4 wspi uart gpio好多连线，不能都加上拉吧
作者: zlpkcnm    时间: 2023-7-3 10:45
输出都先设置成低电平，等cpu IO电源起来后cpu复位前之后，将输出改成正常的状态就规避了这个问题
作者: Z四五    时间: 2023-7-3 13:59
正常都会有这种情况吧  要不cpld io设置低电平，要不加管子防止漏电
作者: killer00    时间: 2023-7-6 08:24
:):):):@
作者: 资深工程师365    时间: 2023-7-17 10:46
在底板加个IO驱动器呀，驱动器电源/使能上用核心板电源
作者: kxj214    时间: 2023-7-18 09:50
先给核心板供电，然后固件加载完成后通过CPU IO口使能底板的各IO电源
作者: 狂羁青马    时间: 2023-7-24 19:20
kxj214 发表于 2023-7-18 09:50
) o7 M* O+ j% a& A0 e; b先给核心板供电，然后固件加载完成后通过CPU IO口使能底板的各IO电源
* @. G/ z) }& Z8 G, x$ I# X
CPLD要先上电，控制CPU的上电时序
作者: 狂羁青马    时间: 2023-7-24 19:22
资深工程师365 发表于 2023-7-17 10:46
1 s, T/ Z' v' m; u; r+ p4 s; n) U在底板加个IO驱动器呀，驱动器电源/使能上用核心板电源
- f( T2 P7 s6 K
线比较多，IO要加好多个，我在想这种情况是不是就是正常的，比如两块板子的级联，进行IO通信或者什么的，总会有一块板子是先上电另一块后上电
% g) K" O, J0 }' v
作者: 资深工程师365    时间: 2023-7-24 22:24
狂羁青马 发表于 2023-7-24 19:22" Q. ?( w3 J3 B  I" T
线比较多，IO要加好多个，我在想这种情况是不是就是正常的，比如两块板子的级联，进行IO通信或者什么的， ...
( F8 V5 U) \0 ~5 A
会存在这种情况，电源倒灌很容易发生。从电源时序上着手吧
0 c" W) z* z/ N* a- E: e
作者: Nokol    时间: 2023-7-27 13:16
太感谢了( I2 }:
作者: kxj214    时间: 2023-7-28 17:16
狂羁青马 发表于 2023-7-24 19:20
, q8 L8 R: |9 t+ s' E( xCPLD要先上电，控制CPU的上电时序
5 G0 [' r# E- p% C
CPU板的上电时序是否可以考虑选用类似LM3881这种电源序列发生器进行上电时序控制。
  l$ L* ]1 o1 s. d
作者: guchenglihua    时间: 2023-10-30 09:14
通用一个IO电源没必要，但如果你没有上电时序问题的话，可以用那种带EN控制的DCDC,只要你把两个模块的的DCDC的EN控制脚用同一个控制信号来控制基本上就能做到同时起来。但如果你存在上电时序的问题还是要像上面提到那样，在初始化GPIO的时候需要把相关的管脚置低，待电源正常（延时一定时间）后再加载相应的功能。
作者: 专业PCB    时间: 2023-10-30 09:48
专业生产单双面板，四层板，最快8小时出货  4层板可做24加急出货
$ {0 X( h4 p1 Q7 y# Y7 B' X批量可做，样板最快可做8H 12H 24H 48H 72H 96H加急出货   电话微信同号19876163190
2 H2 x9 D1 P: L
作者: 专业PCB    时间: 2023-11-4 12:13
专业PCB 发表于 2023-10-30 09:48! Y1 |6 C0 W# {$ P9 h
专业生产单双面板，四层板，最快8小时出货  4层板可做24加急出货7 {# [2 B5 w. Y
批量可做，样板最快可做8H 12H 24H 48H 7 ...
' Y5 _* J) j7 E: ^+ T, _# w
好的   感谢( h; B: |- r1 c- U$ X* \




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2