EDA365电子论坛网

标题: 大家多点互联仿真都是怎么仿的 [打印本页]
作者: 30_hao    时间: 2023-6-8 15:06
标题: 大家多点互联仿真都是怎么仿的
请教下大家，一个controller，多个负载选贴的多点互联仿真，如果通过提取S参数来仿真， 中间不贴的负载需要生成port吗， 若要生成port的话阻抗是多少。; I/ N) K- l5 [1 }
作者: wisuhuu    时间: 2023-6-8 15:14
截上一张图
作者: 30_hao    时间: 2023-6-8 15:37
wisuhuu 发表于 2023-6-8 15:14* N2 ]2 Q, t3 K1 g* P5 b* N
截上一张图
4 I+ T/ {; {8 N; i! v! X
我画了个简单框图，我IC1不贴， 要看IC2的波形，想提取S参数后拓扑仿真，那我IC1位置的PORT是否要提取，如果提取的话我阻抗设置多少（我认为不贴是开路，所以感觉要提取这个port的话50ohm应该不对）  O7 u1 }9 z6 I. j8 p# T

1 d$ S$ J; p0 d3 ?' y9 G! P) o7 ^) y$ D% Q$ H" S7 F% s/ Z
# Y! p3 I( F% o6 [5 `$ H2 i
作者: 30_hao    时间: 2023-6-8 16:41
本帖最后由 30_hao 于 2023-6-8 16:45 编辑 3 p, z1 d' j) F, P4 T: w9 z+ c! n
wisuhuu 发表于 2023-6-8 15:14: I7 S* ^7 ^; d& ?2 Y: z' [$ K
截上一张图

6 ^+ d7 R6 S$ Y9 I) p- l9 `. e重新上传了框图

1.png (19.04 KB, 下载次数: 0)

1.png
作者: Mitsiha    时间: 2023-6-14 16:27
我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2的
作者: 30_hao    时间: 2023-6-16 14:51
Mitsiha 发表于 2023-6-14 16:27; M6 I/ n7 Z! o* _* e/ F
我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2 ...
6 I  q' f& Q, O5 M6 T" I- J
好的， 感谢，这个是有分支仿真时老不确定。如果是2个ddr，而且都贴的话，我仿真最远端的控制命令线波形，我提取S参数时，这个近端的DDR port要提取吗
+ X$ l3 b2 `* @5 a. K" {- I, |/ p% _' P3 M1 c  v2 v" a8 R
作者: radioes8    时间: 2023-6-16 22:02
Mitsiha 发表于 2023-6-14 16:276 V% r* H- b/ {' M
我仿了类似的， 波形趋势相近，提取的port为 CTL  到  IC2 ， IC1那边的port不管，插损本身就是 CTL - IC2 ...
; ?5 F2 ~) z) D. e& W
多出来的分叉，会影响阻抗以及信号反射，不看应该不对吧啊
9 U) T1 ]* E; I" Y
+ e( ~/ M8 ?. o5 D, x: r  J



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2