EDA365电子论坛网

标题: PCB设计中的时钟处理 [打印本页]

作者: XJ253001 时间: 2012-4-13 23:14
标题: PCB设计中的时钟处理
现在做数字电路方面的工作，每个板子上都有很多路的时钟信号，而且时钟信号线贯穿整条PCB，造成辐射超标，我想大家给我些PCB设计上的建议。希望大家畅所欲言，不吝赐教。

作者: huangzj 时间: 2012-4-14 08:18
走线长的时钟信号尽量走在内层，避免跨分割。晶振等采用立体包地。

作者: XJ253001 时间: 2012-4-22 22:43

huangzj 发表于 2012-4-14 08:18
6 q3 U( u6 `. J$ j5 Y走线长的时钟信号尽量走在内层，避免跨分割。晶振等采用立体包地。

恩，谢谢你的建议！

作者: coyoo 时间: 2012-5-21 10:28
我现在时钟走线遇到问题了：https://www.eda365.com/thread-71397-1-1.html
请问什么是“立体包地”？

作者: yuan715happy 时间: 2012-5-21 14:21

感谢各位楼主的分析，学习了

作者: lxizj 时间: 2012-5-22 10:27
立体包地就是不止走线同平面上需要左右包地，上下不同层面间也需要包地。

作者: 爱我的人 时间: 2012-5-28 23:15
顶起

作者: chensc 时间: 2012-5-29 08:41

作者: pads-tseng 时间: 2012-6-18 11:48
学习了，感谢分享经验

作者: cmg227 时间: 2012-6-18 12:43
据说串个22ohm的电阻会好很多

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)