EDA365电子论坛网

标题: 各位高手，有谁知道PCB层间耐压与介质厚度的关系么，请教一下，谢谢？ [打印本页]
作者: beckey    时间: 2023-4-18 17:15
标题: 各位高手，有谁知道PCB层间耐压与介质厚度的关系么，请教一下，谢谢？
PCB层间耐压与介质厚度的关系，我这边需求是2500V绝缘耐压值3.8mil的层厚够不够？因为要考虑阻抗，层厚不能太厚现在各种渠道答案不一：1.有说5:1，每增加1mil可以增加500V耐压值/ k$ ^' @6 o& [- C" M: y% b

! ^: V" i+ |/ i6 o$ N; a( H2.高tg值（170-175）板材3.8mil可以耐绝缘电压2500V5 k9 R9 I, ~: i" G3 c* z. |
3.有一家板厂的数据5.1mil的可以耐4000V% T) o# H- P- _  q" Z: c

- J" ]# N/ d& O: C" i0 ~4.3.8mil需要两张PP,铜箔要用低轮廓的
. `: v8 O3 P1 {( `/ A& u+ A
: Y' [1 o6 L. {$ n7 r" C请问以上哪种解释更合理，还有更专业一点有参考依据的答案么？
6 E8 F3 o. l7 @! H+ E8 s; r
作者: Blah    时间: 2023-4-18 18:17
你这个问题问的很冷门
作者: 蔡暧玩Dennis    时间: 2023-4-21 16:47
插个眼以后过来瞅瞅
作者: Copper_Hou    时间: 2023-4-21 17:22
多层PCB间的绝缘层耐压原理与半导体生产工艺的金属层间绝缘膜层的耐静电击穿是一致的。都是：1.绝缘膜层厚度增加，耐（静）电压能力提高；2.绝缘膜层的介电常数越高，耐电压能力提高越多。- k( G  P8 H% N4 B- C6 J
作者: beckey    时间: 2023-4-23 10:04
Copper_Hou 发表于 2023-4-21 17:22
0 g* C3 R- e$ d2 m多层PCB间的绝缘层耐压原理与半导体生产工艺的金属层间绝缘膜层的耐静电击穿是一致的。都是：1.绝缘膜层厚 ...

% t" h& i0 D0 m* ]. E谢谢！你这边有过具体的参数值么？我现在需要耐2500V,想知道3.8mil层厚FR4板子是否可以用？* ?, d) D9 }* x
作者: beckey    时间: 2023-4-23 10:05
Blah 发表于 2023-4-18 18:17
3 h; Q% i1 f' @! |你这个问题问的很冷门
- g4 p4 m1 y$ {7 [7 g) \! z+ g
确实，我做了这么多年的板子，第一次碰到这个问题
7 ~' t* [- {" p0 f% D) N/ W
作者: 菜鸟001    时间: 2023-5-4 13:20
我们这边是按照1mil  250V 来做的



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2