EDA365电子论坛网

标题: DDR4 的CKE、CS、ODT为什么需要加上下拉电阻 [打印本页]

作者: xian2006 时间: 2023-4-10 18:17
标题: DDR4 的CKE、CS、ODT为什么需要加上下拉电阻
在做DDR4电路设计时，一般一个controller 带2片颗粒，Fly-by走线，都会省去VTT电路；
但是看到很多设计即使其他AC信号省掉了VTT，CKE、ODT、CS信号还是加了上下拉电阻，应该是做戴维南端接；

请教一下，CKE、ODT、CS为什么要特殊处理？而其他AC信号可以不做处理？

作者: ad_gao 时间: 2023-4-10 18:46
这个你直接参考DATASHEET，上面的电路和接法都是厂家提供的典型电路。

作者: 155351394 时间: 2023-4-10 19:02

:hug::hug::hug::hug:

作者: 155351394 时间: 2023-4-11 08:13

:hug::hug:

作者: xian2006 时间: 2023-4-11 08:51

ad_gao 发表于 2023-4-10 18:46" V: i3 B& D+ g" \' u2 a/ x
这个你直接参考DATASHEET，上面的电路和接法都是厂家提供的典型电路。

就这三个使能型的信号做端接，不是很奇怪吗？

作者: 从来到北 时间: 2023-4-11 09:24
顶一个,学习

作者: 派崔克林 时间: 2023-4-11 10:48
主要是參考公版線路吧

作者: 嚼出西哈范 时间: 2023-4-11 13:48
DDR4的地址信号用的POD驱动模型吧，都是内部做了temination的（VTT），为啥还要外接？是不是为了调整终端电阻才接的，要看上拉电阻是多少ohm

作者: xian2006 时间: 2023-4-11 17:42

嚼出西哈范发表于 2023-4-11 13:48* j9 X+ l6 g* l6 k: v" Z
DDR4的地址信号用的POD驱动模型吧，都是内部做了temination的（VTT），为啥还要外接？是不是为了调整终端电 ...

那是DATA信号吧 AC信号还是没有ODT，DDR5好像AC也有了

作者: 155351394 时间: 2023-4-12 08:01

:hug::hug::hug::hug:

作者: 鲸侩de 时间: 2023-4-12 12:03
顶一下，学习学习

作者: 琪琳666666 时间: 2023-4-19 13:54
学习一下。。

作者: xian2006 时间: 2023-6-26 08:55
DDR 地址信号有1T和2T模式，1T是1/2速率，2T是1/4速率，2T模式下不接VTT 眼宽也能满足，但是CS、ODT、CKE控制信号还是1T模式

作者: chxj002 时间: 2023-7-13 16:22
学习!!!!!!!!!!!!!!!!!!!!

作者: 邱R66888 时间: 2023-7-14 09:14

作者: lizijie99100 时间: 2023-7-15 18:04
参考datasheets吧

作者: 1597689180@qq.c 时间: 2023-7-17 14:15
学习学习学习！

作者: Dc2023082110h 时间: 2023-9-22 13:38
好好学习

作者: Dc2023082110h 时间: 2023-10-10 15:33
好好学习，天天向上~~

作者: minibmw888 时间: 2023-10-15 09:51
顶一下，学习学习-

作者: Arbleter 时间: 2023-12-29 15:48
后面还有图吗？没看到啊

作者: 千秋一叶君 时间: 2024-1-3 17:46
学习一下~~

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)