EDA365电子论坛网

标题: 频率→上升时间 [打印本页]

作者: navy1234 时间: 2008-7-4 15:00
标题: 频率→上升时间
请教各位大侠:可以通过频率计算出周期,但上升时间一半是周的多少分之一,有人说是1/20,正确吗?

作者: navy1234 时间: 2008-7-4 15:01
请教各位大侠:可以通过频率计算出周期,但上升时间一般是周期的多少分之一,有人说是1/20,正确吗?

作者: liqiangln 时间: 2008-7-4 17:32
标题: ！
很难说，请具体情况具体分析，我只能说这个没有依据！

作者: Allen 时间: 2008-7-5 09:30
没有确切依据，一般的信号可以取周期的1/10。

作者: killerljj 时间: 2008-7-9 10:30
信号上升、下降时间是一个很重要的参数，你的信号spec（例如USB，SPI等等）里面都会有规定的吧？

作者: wdckill 时间: 2008-7-21 13:14
很多DATASHEET你们都看不到上升时间

作者: libsuo 时间: 2008-7-24 18:01
在EMC对策的时候上升时间一般是信号周期的1/10来取得

作者: 热茶 时间: 2008-8-15 12:58
上升时间（或下降时间）是电路的阶跃信号的边沿时间，可理解为是信号状态的建立时间，一般取信号翻转电平的10%~90%的时间，对于不同的应用，它可长可短，一个10MHz的信号也有可能比一个1MHz的信号上升时间来得长，这也就是我们常说的，高速信号不能等同于信号频率上的高，一个1MHz的信号，只要它的阶跃够快，就可以看作是高速信号。

作者: mpoix 时间: 2008-8-15 20:59
难道频率低的时钟信号上升也慢么？
由什么决定的？

作者: forevercgh 时间: 2008-8-16 14:25
理解了频域和时域如何对照起来的，也就可以定量的理解信号频率与上升时间的关系。

作者: survive_man 时间: 2008-9-12 21:59
频率→上升时间
二者好象没有什么特殊联系吧
频率低的,它上升时间不一定就低

作者: jimliu 时间: 2008-9-13 09:16
同意!

频率与上升(或下降)时间没有直接的关系，不过频率与周期是倒数关系。
上升(或下降)时间，一般是讯号在在变化时，在电平的10%~90%所需要的时间

作者: qsj687 时间: 2008-9-14 10:31
我觉得还应该考虑信号驱动的大小

作者: yun12 时间: 2008-9-23 17:30
高速信号相对于频率信号上升时间是需要我们更关心的的问题是引起信号完整行文提的关键布线长度最好小于1/6 上升时间

作者: 中国水仙 时间: 2008-11-21 23:58
布线长度最好小于1/6 上升时间?
是信号延迟小于1/6 上升时间吧，长度和时间

作者: folishperson 时间: 2011-1-16 16:35
一般TD是T的十分之一

作者: 笑傲江湖 时间: 2011-2-23 12:25
如果才能知道上升时间是多少，或者你们是由什么来确定这个信号的上升下降时间的，

作者: bond126 时间: 2011-6-14 17:21
回复 navy1234 的帖子

根据《信号完整性分析》理论，通常信号的上升时间约为信号高电平持续时间的10％.

作者: qiangqssong 时间: 2011-6-14 18:00
8楼的正解，反正书上是这样说的！！！呵呵

作者: CaesarWong 时间: 2011-6-14 21:19
一般1/10

作者: liqianzan 时间: 2011-6-15 13:21
频率是频率，上升时间是上升时间；周期1ns上升时间0.1ns，上升时间占10%周期，同样的周期，上升时间可以不同，这个和芯片自身，以及走线会带来边沿退化各种情况各种有关。如果确认上升时间一直占周期10%，那高频就等于高速，不过两者之间一般没有这个比例的确定关系。

作者: wangxs_song 时间: 2011-6-17 19:52
请8楼的同学出来继续给大家讲解！顶！
建议楼主把“傅利叶变换”学习一下！再来研究你的问题！

作者: hgzty 时间: 2011-6-20 17:41
回复中国水仙的帖子

没错的，因为布线长度和传输时间有一个对应关系的。1ns=1 inch

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)