EDA365电子论坛网

标题: PCB级的电磁兼容设计 [打印本页]
作者: lap    时间: 2012-3-19 20:59
标题: PCB级的电磁兼容设计
1．引言
7 \4 X( X/ t4 _* J0 E印制线路板（PCB）是电子产品中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接，
/ M: p! D; c) t& L7 X它是各种电子设备最基本的组成部分，它的性能直接关系到电子设备质量的好坏。随着信息化社会的发展，, [" J" d7 p8 O7 S- A, k$ c- [
各种电子产品经常在一起工作，它们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能  K7 z+ v' A( N( z. a/ z
否正常工作的关键。同样，随着电于技术的发展，PCB 的密度越来越高，PCB 设计的好坏对电路的干扰及抗
8 j7 ?" v4 U' w1 u/ G4 ]干扰能力影响很大。要使电子电路获得最佳性能，除了元器件的选择和电路设计之外，良好的PCB 布线在电9 ^4 e; T# A7 K! G
磁兼容性中也是一个非常重要的因素。+ I' V1 l* h, i9 f; O2 E% b
既然PCB 是系统的固有成分，在PCB 布线中增强电磁兼容性不会给产品的最终完成带来附加费用。但是，
% S0 u- n2 a% |& U在印制线路板设计中，产品设计师往往只注重提高密度，减小占用空间，制作简单，或追求美观，布局均匀，
  c: S/ {& A4 X6 l0 o/ o忽视了线路布局对电磁兼容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的PCB 布线能导致更多4 D; P$ F1 u2 p5 h' X
的电磁兼容问题，而不是消除这些问题。在很多例子中，就算加上滤波器和元器件也不能解决这些问题。到
5 m, T" t+ S2 Z! n; ?最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB 布线习惯是最省钱的办法。3 q' N- T: l; A* l! _- {
有一点需要注意，PCB 布线没有严格的规定，也没有能覆盖所有PCB 布线的专门的规则。大多数PCB 布
2 C: F. x( q# I5 `6 R8 a& q& p3 N线受限于线路板的大小和覆铜板的层数。一些布线技术可以应用于一种电路，却不能用于另外一种，这便主
. [: w; r: L! }# e6 |. }3 x要依赖于布线工程师的经验。然而还是有一些普遍的规则存在，下面将对其进行探讨。
2 f' ~* X' t. H为了设计质量好、造价低的PCB，应遵循以下一般原则：
" h8 v2 @5 t% U5 f+ ^2．PCB 上元器件布局4 d1 _7 C5 i1 L# P2 b; C/ i
首先，要考虑PCB 尺寸  b5 H- G; _: y1 n/ s! R. l
大小。PCB 尺寸过大时，印
9 E- W, M% M1 D; H7 [制线条长，阻抗增加，抗噪
$ u, K& d$ J  v声能力下降，成本也增加；
6 z+ I$ z# u" ], Z& M, y过小，则散热不好，且邻近7 o4 B8 t7 f( N
线条易受干扰。在确定PCB2 g: [$ @2 V. t" q$ x: e( P
尺寸后．再确定特殊元件的* V) n0 b: p' Y
位置。最后，根据电路的功
8 d- m* `" X9 E1 F& @能单元，对电路的全部元器7 L1 Y3 c6 `. G) m
件进行布局。2 |& e- ?1 @& x4 a* a- k
电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同，它们产生的干扰以及2 X) @  _. K7 _+ @# r- g
抑制干扰的方法不相同。此外高频、低频电路由于频率不同，其干扰以及抑制干扰的方法也不相同。所以在- e9 H  k) K/ q+ t7 q& o
元件布局时，应该将数字电路、模拟电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应( ]5 i/ r; a. i& t, B: J2 I
使之各自隔离或单独做成一块电路板。此外，布局中还应特别注意强、弱信号的器件分布及信号传输方向途
  f. S+ `& N4 _1 `/ W径等问题。
$ g. J: C6 i- V% I' h) l# {在印制板布置高速、中速和低速逻辑电路时，应按照图1－①的方式排列元器件。, a# ]# J7 ~. r8 }( ~
在元器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗3 x" s. V: I5 u4 M9 t
噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。原则之一是各部件之间的引线要尽& q" N) v, v" \1 m% b3 l
量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部
1 p( w/ M1 j8 h; L. ?* ~分合理地分开，使相互间的信号耦合为最小。如图1－②所示。" X$ U" Z# e. N0 g! y9 q& J
时钟发生器、晶振和CPU 的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、
5 r+ d9 _: k9 ?' ^" g- N大电流电路等应尽量远离逻辑电路。如有可能，应另做电路板，这一点十分重要。.....附件内容有更丰富的内容。

PCB级的电磁兼容设计.pdf

243.46 KB, 下载次数: 433, 下载积分: 威望 -5

作者: lequwudi    时间: 2012-3-28 11:17
看看
作者: hy7758521    时间: 2012-3-29 12:54
不懂，下来看看，学学
, O* h2 m" D* U1 r0 ~
作者: lmc123ms    时间: 2012-5-24 20:50
谢谢分享。
作者: tangjin    时间: 2012-5-28 19:35
谢谢楼主分享
作者: qingjuanliu    时间: 2012-5-31 13:25
学习下
作者: andy.wei    时间: 2012-5-31 19:58
谢谢分享9 w' P; o6 ]2 H* l8 C9 `
作者: wushichuan    时间: 2012-6-2 08:24
谢谢分享
" I4 r8 ?: R% l7 k& ]
作者: wushichuan    时间: 2012-6-2 11:58
学习一下



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2