EDA365电子论坛网

标题: 请教电脉冲群干扰测试加载在继电器输出的应对办法 [打印本页]

作者: lrene 时间: 2023-2-24 13:16
标题: 请教电脉冲群干扰测试加载在继电器输出的应对办法
公司一个用于电力的设备需要过电脉冲群干扰测试，干扰加载在继电器输出端，系统死机。后在机壳和电源地上加上好几个1uf/1600v的压敏电容，测试通过。不过不知道亚敏电容是怎么吸收掉干扰的。为什么继电器的输出会影响到CPU上呢？继电器应该是隔离的，那么光藕的输出会不会也会受到这种影响呢，没有实际测试过，恳请高手帮忙分析下，谢过..

作者: someone 时间: 2023-2-24 14:44
设备端口增加保护器件
在设备的端口增加保护器件。对干扰电压进行限幅,对干扰电流进行泄流,对干扰能量进行旁路等措施。

作者: A_Wait 时间: 2023-2-24 15:07
你的继电器的输出是怎么连接的？
一端接电源地，一端接信号？

作者: linsange 时间: 2023-9-23 22:32
学习

作者: 大虎狸 时间: 2024-2-29 21:37
我也一样，群脉冲把控制板给干出毛病了，不知道怎么整改

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)