EDA365电子论坛网

标题: RK3399晶体设计要点 [打印本页]
作者: cailiu    时间: 2023-2-8 10:04
标题: RK3399晶体设计要点
对于封装电路PCB设计， 请注意1.csytal电路布局应尽可能 接近 RK3399时钟引脚& t+ s' Q; z" s/ n% q
[size=0.83em]2.使用 4 mils[size=0.83em] 走线并尽可能短[size=0.83em]，以减少走线的泥土电容并[size=0.83em]防止不需要的噪音, d. g! L! I9 c2 ^; G  ]
3.不能在晶体电路上放置一个ny信号，以避免噪声耦合到晶体电路中
$ _/ \: Y' m6 ^9 K; l% g6 [9 i4.与水晶在同一层上，应在其周围放置接地环。 接地环连接到相邻的接地层通过 过孔隔离噪声! }% k/ N( S3 [  x  }
5.晶体电路下方的相邻层需要完整的接地参考平面，避免被任何其他 信号TRACE分频，有助于隔离噪声并确保晶体稳定 工作. u1 {) }/ J3 G5 L; l
作者: fantasyqqq    时间: 2023-2-8 13:59
晶体下要挖空



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2