EDA365电子论坛网

标题: 电路抗干扰设计原则汇总 [打印本页]
作者: yoursilf    时间: 2022-12-5 11:10
标题: 电路抗干扰设计原则汇总
本帖最后由 yoursilf 于 2022-12-5 13:15 编辑 ' v9 S" i3 T1 B6 c) P+ c

3 Z, R) T  a3 q( S2 t1 O
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。电路抗干扰设计原则汇总：
# C: Z9 G2 G/ @; J
$ ^! |: S+ P' _9 F* q$ h
1、电源线的设计
（1） 选择合适的电源；（2） 尽量加宽电源线；
  W9 h6 p7 c# R- [（3） 保证电源线、底线走向和数据传输方向一致；
' @8 A( T+ r4 L3 i; j（4） 使用抗干扰元器件；' D: U0 n+ s' U
（5） 电源入口添加去耦电容（10~100uf）。' T4 ^( ~4 \8 [2 q# \, R

& C* F) V) w2 e% I
2、地线的设计
（1） 模拟地和数字地分开；
/ e9 e) T$ K4 l  }( n& V  {# f（2） 尽量采用单点接地；  q! l0 c& {4 Z
（3） 尽量加宽地线；
+ X# w) V) s; }4 {（4） 将敏感电路连接到稳定的接地参考源；1 v5 f% M) N; e# x
（5） 对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开；
. m9 z5 Q, @. Q& i" M（6） 尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积。; v7 u( }6 [* N: \$ U6 B
4 }7 k/ x) g4 b& B+ T$ ?

9 d  B6 L: P* A0 k
0 M0 T8 f2 z6 c6 ~6 V5 m
3、元器件的配置
（1） 不要有过长的平行信号线；
8 {" H6 v0 W& m6 I9 ~$ j（2） 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件；
* S" ]0 g0 [% D" r+ M（3） 元器件应围绕核心器件进行配置，尽量减少引线长度；' z; e6 C* G3 J1 w( e
（4） 对pcb板进行分区布局；
2 L7 W: l$ `. E0 ~（5） 考虑pcb板在机箱中的位置和方向；! D2 L5 b) p9 d1 {# S
（6） 缩短高频元器件之间的引线。
4 l2 U+ x* Z' ?$ U' p, h, U) h( o8 J4 H8 T9 p' h$ m+ X4 S
4、去耦电容的配置
（1） 每10个集成电路要增加一片充放电电容（10uf）；- E" o3 p* |% U5 e8 R5 y
（2） 引线式电容用于低频，贴片式电容用于高频；
9 A8 K' e' ^0 Z（3） 每个集成芯片要布置一个0.1uf的陶瓷电容；# e! e8 z  J/ M0 M! @1 s! A9 C! n9 k
（4） 对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容；; C/ z) l0 ]6 t: m+ T' b' X% I
（5） 电容之间不要共用过孔；
" f6 Q  \5 Z% O& u0 O" s5 h（6） 去耦电容引线不能太长。+ p, ~: X) l; W/ L
! F/ |  B2 y8 p' N2 ]5 I1 e
" w- B4 ^; z9 j' S! @+ M2 A
2 E; p4 K$ _. c- v) ^  l
5、降低噪声和电磁干扰原则
（1） 尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）；
) i* U2 ^4 R) ~+ q& F3 @（2）  用串联电阻的方法来降低电路信号边沿的跳变速率；& _! W% k2 h) ]: d& E* J' Z3 a/ K
（3） 石英晶振外壳要接地；
+ {% J1 R( }6 v+ o. G+ _& S（4） 闲置不用的们电路不要悬空；4 g2 m& y* p1 `0 F8 u8 M
（5） 时钟垂直于IO线时干扰小；" ?" z" }" {; ^" Z  b2 s* m
（6） 尽量让时钟周围电动势趋于零；
! z+ ^/ ]) r2 v% K2 {" e- j（7） IO驱动电路尽量靠近pcb的边缘；9 J3 ^) R3 T. _2 p3 v
（8） 任何信号不要形成回路；
" D, Y* f) X! ?8 c（9） 对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；
5 C" e: f- E' _% z' U0 n4 l) N（10） 通常功率线、交流线尽量在和信号线不同的板子上。) _. w+ Y7 y% b% C" j/ R  r

" S7 \, l9 r' _, G. T+ M* M  G
8 a9 V4 H* P9 h* v. I" e2 p8 }0 T1 p) u( e# S  L. p1 m
6、其他设计原则
（1）CMOS的未使用引脚要通过电阻接地或电源；5 H% Y) [0 s  ]' k: B9 S) _8 {$ \1 G
（2）用RC电路来吸收继电器等原件的放电电流；
( @0 p2 k" ^% f0 f' Y  P( X1 x（3）总线上加10k左右上拉电阻有助于抗干扰；7 _: I; \% D5 K& x% Z& B
（4）采用全译码有更好的抗干扰性；! M9 E1 k4 w2 w5 x: a$ |, L
（5）元器件不用引脚通过10k电阻接电源；9 u& Z6 P5 @2 D% Z
（6）总线尽量短，尽量保持一样长度；
+ ]& _3 [7 E0 s（7）两层之间的布线尽量垂直；& ?0 Y" |4 a, }. B. q6 H4 @* |% B
（8）发热元器件避开敏感元件；3 k; j6 _5 s, u6 G
（9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）；. R. L$ K- _! C8 p- c% _
（10）要有良好的地层线，应当尽量从正面走线，反面用作地层线；
+ U6 q5 X2 p' Z4 z! `（11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等；
& @. y8 a' m% g- K3 _, y- f- P（12）长线加低通滤波器。走线尽量短截，不得已走的长线应当在合理的位置插入C、RC、或LC低通滤波器；
3 E( r* _9 l8 W  C: M8 k（13）除了地线，能用细线的不要用粗线。
3 H9 d0 D; B" r) ~+ X+ z: V7 B  N9 a7 q/ p4 J+ {
7、布线宽度和电流
（1）一般宽度不宜小于0.2.mm（8mil)；9 w5 e8 m. @" k, V: e. D: }
（2）在高密度高精度的pcb上，间距和线宽一般0.3mm(12mil)；
3 P& I$ P, }, e, I* Y0 B（3）当铜箔的厚度在50um左右时，导线宽度1~1.5mm(60mil) = 2A；
( V7 J" f! L1 O6 I( t（4）公共地一般80mil,对于有微处理器的应用更要注意。3 M. d0 N" z( t* R- A

  b! X( |' E% h* X
8、电源线
电源线尽量短，走直线，最好走树形，不要走环形。
* U1 g3 k) v$ l$ w$ e* g/ g7 H3 u+ \) p6 A4 d5 y

1 c; x" X& a  U3 l! P+ W9、布局( L% H* J, k6 A9 q: P; B
首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加;过小，则散热不好，且邻近线条易受干扰。3 }9 M8 B# K! V% @) j/ f
在确定PCB尺寸后.再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。
9 V( W6 }1 J/ i; [, W
0 q: S+ h/ V5 {8 S) }
' J% m% G4 i* ]
作者: somethingabc    时间: 2022-12-5 13:15
电源线要短，射频线要既短又直
作者: 瞪郜望源_21    时间: 2022-12-5 13:41
不错不错，真是一绝，美味有料，尝鲜
作者: tutututut    时间: 2022-12-5 15:33
电源的布线要宽一些
作者: nevadaooo    时间: 2022-12-5 16:37
晶振底部要挖空，单点接地



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2