EDA365电子论坛网

标题: 运放电路的噪声问题 [打印本页]

作者: li205212021 时间: 2022-11-29 15:43
标题: 运放电路的噪声问题
如下图：

运放电路噪声分析时，反馈电阻R1(10K)可视为理想电阻R2（10K）与白噪声源（VN）串联。工程上一般认为VN等效到输出端的噪声就是它本身。但是，若把VN画在R2左侧，VN等效到输出端的噪声应该为VN乘以运放增益。但人们都是认为等效输出为VN，而不是VN乘以增益，为什么？

作者: R_myself 时间: 2022-11-29 16:23
你Vnoise放哪边都不影响啊，左右不都一样，你要乘上增益应该是Inoise啊

作者: fuu65iwi 时间: 2022-11-29 17:31
若把VN画在R2左侧，VN等效到输出端的噪声应该为VN乘以运放增益；这样理解是不对的，如果是采样电阻哪里才会乘以增益；这里输出端的噪声= VN * R0/(R2+R0); R0为运放输出电阻。由于输出电阻R0小,等效到输出端的噪声很小。

作者: 155351394 时间: 2022-11-29 18:35

:hug::hug::hug:

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)