EDA365电子论坛网
标题: 有效提升电路板的电磁兼容性的六个方法 [打印本页]
作者: summerhotaaa 时间: 2022-11-28 13:38
标题: 有效提升电路板的电磁兼容性的六个方法
! A8 h" }" X% F# s一、采用正确的布线策略
采用平等走线可以减少导线电感,但导线之间的互感和分布电容增加,如果布局允许,最好采用井字形网状布线结构,具体做法是印制电路板的一面横向布线,另一面纵向布线。
二、选择的导线宽度需要合理
由于瞬时电流在印制线条上所产生的冲击干扰主要由印制导线的电感成分造成的,因此需要尽量减小印制导线的电感量。印制导线的电感量与其长度成正比,与其宽度成反比,因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流,印制导线要尽可能地短。常见分立元件电路,印制导线宽度在1.5mm左右时,即可满足;对于集成电路,印制导线宽度可在0.2~1.0mm之间。 三、避免过长的平等走线
为了抑制印制电路板导线之间的串扰,在设计布线时应该尽量避免过长的平行走线,尽可能拉开线与线之间的距离,信号线与地线及电源线也是尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线,也是可以有效地抑制串扰。
, `, O+ U; W+ O! M! {' G5 D# C8 L5 Y
四、抑制反射干扰
为了抑制出现在印制线条终端的反射干扰,应尽可能缩短印制线的长度,采用慢速电路,必要时可加终端匹配电阻。 五、优化布线设计避免高频信号通过印制导线时产生的电磁辐射
为了避免高频信号通过印制导线时产生的电磁辐射,在印制电路板布线的时候,还需要注意以下几点:
9 V5 M% ^0 b& G (1)尽量减少印制导线的不连续性,例如导线的拐角应大于90度禁止环状走线等。 9 y- c1 y0 a+ m8 G; W# l
(2)时钟信号引线最容易产生电磁辐射干扰,走线时应与地线回路相靠近,驱动器应紧挨着连接器。8 v9 ^) Q9 [9 W7 L, F/ M, A% l
(3)总线驱动器应紧挨其驱动的总线。对于那些离开印制电路板的引线,驱动器应紧紧挨着连接器。
# K- i+ i5 s5 H (4)数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路,因为后者常载有高频电流。 六、采用差分信号线布线策略
布线非常靠近的差分信号对相互之间也会互相紧密耦合,这种互相之间的耦合会减小EMI发射,通常差分信号也是高速信号,所以高速设计规则通常也都适用于差分信号的布线,特别是设计信号线的时候更是如此。
/ A' `4 g9 z$ O8 }, k9 |4 k% E
2 ?$ D1 F& J4 a6 Q+ K 总结对于EMC整改可以从以下三方面入手屏蔽,滤波,接地。对于波形信号沿的考虑上,EMC设计希望减缓信号的上升边沿和下降边沿,即信号边沿越缓,辐射越小。
屏蔽隔离设计:屏蔽主要用于切断辐射干扰;隔离主要用于切断传导干扰;
滤波设计:滤波的目的就是消除导线上的干扰信号,防止电路中的干扰信号传导到导线上,同时也防止导线接收到的干扰信号传入电路中。例如共模电感就是一种用于滤除共模干扰信号的EMC滤波设计方法之一;
地线设计:保持参考地平面的连续非常重要,并尽可能减少地线的阻抗,避免出现公共地线阻抗等。
* s0 {/ ]1 d# \, B+ D* c
+ E3 }& Y$ M6 r% W2 Y8 w
作者: somethingabc 时间: 2022-11-28 14:56
用屏蔽隔离设计
作者: shapeofyou888 时间: 2022-11-28 16:45
布线也可
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) |
Powered by Discuz! X3.2 |