EDA365电子论坛网

标题: Cadence验证好的电路如何用于下次设计 [打印本页]
作者: 狂羁青马    时间: 2022-11-15 18:23
标题: Cadence验证好的电路如何用于下次设计
我使用Cadence画的原理图，板子已经调试完了。" N: m$ Z1 B0 A: X2 F
CPU一侧的DDR走线，以后再做板子就不想动了，这个怎么重复使用呢，如果我再做板子，层数变了呢，走线还能直接用吗# X' Z# \. \; U
不知道大公司是怎么重复利用这种验证好的部分
9 e- L# X9 h5 J( i9 N+ @0 q& y3 s7 b6 m& q* X. `# [
作者: tick_tock    时间: 2022-11-15 18:44
本帖最后由 tick_tock 于 2022-11-15 18:45 编辑
, j8 T" ]# _9 a  U# i+ u; d. h& `
1 B4 K5 d4 q  x1 q8 e2 iCadence提供了将原理图和PCB布局结合起来做成一个module（模块）的功能。module可以称为复用模块、模块 或者 复用电路。
) [  I* `5 c+ K& Y- d! w4 V9 g
) `4 v0 u1 M# y! I3 q, ETool -> Annotate…，打开Annotate窗口。在Annotate窗口的PCB Editor标签页中，勾选Generate Reuse module（生成复用模块），点击确定。% Z9 M/ h+ T5 S4 ~0 q1 s% m
作者: 狂羁青马    时间: 2022-11-16 10:00
这个复用模块可以做成像元器件原理图封装一样的模块不，打包一下DDR部分原理图，下次设计像一个元器件一样拖进去! {$ v# Q2 B% N5 Y- M! G' J  r0 S
另外PCB走线那块怎么复用，跟原来的板子层数不一样，DDR走线部分怎么复用
作者: Tomtraly    时间: 2022-11-16 17:48
module 和 sub-drawing都行 叠层改变了 阻抗也会变 最好嘛跟板厂沟通  让他们调整叠层 线宽线距调整最小
作者: 狂羁青马    时间: 2022-11-18 16:04
Tomtraly 发表于 2022-11-16 17:48
4 O) A( @) R4 i" d; U8 Nmodule 和 sub-drawing都行 叠层改变了 阻抗也会变 最好嘛跟板厂沟通  让他们调整叠层 线宽线距调整最小

( V+ R9 \  F- j( Tmodule就可以把布局和走线一起导入了吗! }# b  v2 S5 p




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2