EDA365电子论坛网

标题: ddr3 仿真读取出错 [打印本页]

作者: dyunasing    时间: 2022-10-24 10:40
标题: ddr3 仿真读取出错
各位好,
- r" L( D" f" V: k+ h" O/ ~* ~最近在重跑人家的一个ddr3的仿真项目,
  n' J+ N# M( S. {) F[color=var(--lwc-brandTextLink,rgb(0, 138, 166))]https://github.com/ciaa/Hardware/tree/master/PCB/ACC/CIAA_ACC/doc/simulaciones' n8 r  W1 K7 H) F' o
  C3 o( l, a/ U+ z
结果基本他们跑的一致,只是有个数据读取的篇章,整篇都是Bad Signal的错误,如下图,
, {  B3 m; T, q+ k( I1 b: u# A
" h% V& |# \! }( |# B6 e发现仿真的发送端和收取端是同个管脚,请问这是合理的吗?是不是因为这样才导致出错?
& G0 z* a; X$ I1 N1 u" L$ B" B& v  K8 k& V; X. g/ E1 S% @
谢谢。
4 z0 ]1 g9 \: w( A
: B( b& H" t+ h3 s! E7 [/ p) c小秦. V9 ~& w: l9 n7 {5 s% ^

renditionDownload.jpg (20.13 KB, 下载次数: 4)

renditionDownload.jpg

作者: hzp_bbs    时间: 2022-10-24 13:57
这个不合理的。( H3 S- o8 s4 u

作者: dyunasing    时间: 2022-10-24 15:35
hzp_bbs 发表于 2022-10-24 13:577 X( x/ h( m. i. w
这个不合理的。
1 J  S" }5 g% [$ T3 L: ]6 B
谢谢回复。请问大概在哪里可以更改相关设置让它不会报错吗?走了两遍wizard,没发现什么可疑的地方。; I7 R' w. p* Z1 b+ Z& M1 K; m
内附.ddr文件。谢谢。( X) }6 ?3 `7 `& }  S1 M

ciaa_acc.ddr.pdf

89.05 KB, 下载次数: 2, 下载积分: 威望 -5






欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2