EDA365电子论坛网

标题: die的厚度 [打印本页]
作者: lenhung    时间: 2022-10-12 14:25
标题: die的厚度
本帖最后由 lenhung 于 2022-10-12 14:26 编辑 * _: c8 f# H7 a* e9 F$ ?; y

" o) N% J6 ~, t; P问下，在做封装时，die的厚度由什么决定的？厚度是否会影响性能？如果我一个die由300um减薄到150um，对什么由影响？3 w5 e- _( F; M
作者: lenhung    时间: 2022-10-12 16:18
Chris_杨 发表于 2022-10-12 14:27" F* [& E% A2 g: L
是打线芯片还是FC芯片？
2 J  f$ H4 [) g/ |1 \" }& C
filpchip 倒装2 s$ @7 t9 ^3 G- _4 k
作者: lgj0810    时间: 2022-10-13 10:51
60~200um   不影响
作者: 姽婳涟翩    时间: 2022-11-22 23:21
首先DIE最小厚度是封装厂减薄工艺的能力，一般大于3mil
作者: 姽婳涟翩    时间: 2022-11-22 23:22
姽婳涟翩 发表于 2022-11-22 23:21
  n2 I* k8 L6 Y9 q首先DIE最小厚度是封装厂减薄工艺的能力，一般大于3mil

5 c% p$ \+ B; Z( Y4 F; Z& {然后是基于整个IC的warpage做应力仿真，会有一个比较合适的DIE厚度的结果出来4 _; F" d) m* }7 z7 B
' q. ~2 c7 ?. [; a
作者: lenhung    时间: 2022-11-23 10:38
本帖最后由 lenhung 于 2022-11-23 10:45 编辑
0 ?0 ?' v3 k7 q1 N
姽婳涟翩 发表于 2022-11-22 23:22
& {  t1 W7 G1 n+ ]) T然后是基于整个IC的warpage做应力仿真，会有一个比较合适的DIE厚度的结果出来
3 v- m' u2 b% \. M9 B! v( y
谢谢！看来有必要做一下warpage仿真了。附上一份华为的文章  BGA warpage检验规格及板级组装应用技术研究。

BGA warpage检验规格及板级组装应用技术研究.pdf

1.29 MB, 下载次数: 7, 下载积分: 威望 -5

作者: 980025867    时间: 2024-10-18 15:45
学习下" }3 b# @2 [  a
。。。。。。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2