EDA365电子论坛网

标题: ddr2 125M時序問題，跪求！！ [打印本页]

作者: yansd51 时间: 2012-1-18 10:49
标题: ddr2 125M時序問題，跪求！！
高手們，對於125M的ddr2clk差分對與數據線和地址線相差300mil，還能調通嗎？跪求解答！

作者: ngclj 时间: 2012-1-18 11:35
应该没有问题

作者: willyeing 时间: 2012-1-18 11:35
绝对可以！

作者: ngclj 时间: 2012-1-18 11:36
应该没有问题

作者: willyeing 时间: 2012-1-18 11:36
300mil只相差大概40-50ps而已。

作者: yansd51 时间: 2012-1-18 13:19
真是太感謝啦！

作者: yansd51 时间: 2012-1-18 13:21

ngclj 发表于 2012-1-18 11:35
9 q2 G! b: S. x7 v9 i应该没有问题

太感謝啦

作者: yansd51 时间: 2012-1-18 13:21

ngclj 发表于 2012-1-18 11:36
9 L# H: K. i( z4 @8 i/ E应该没有问题

太感謝啦！

作者: qiangqssong 时间: 2012-1-18 16:23
关键是楼主的时钟和速率都比较低，只要整体走线比较短，这点长度差不会有任何问题的！！！

作者: fxxxysh 时间: 2012-2-3 17:51
绝对可以 600mil都没有问题

作者: willyeing 时间: 2012-2-7 11:42
还有一个问题是DDR2的颗粒要求的工作频率范围要查datasheet看清楚噢

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)