EDA365电子论坛网

标题: 关于晶体的典型布局布线要求 [打印本页]

作者: 馍馍C 时间: 2012-1-12 09:24
标题: 关于晶体的典型布局布线要求
大家好，这里想请教下各位：晶体的典型布局布线要求是什么样的？（一般IC周围会有比如25MHZ的晶体XTALI和XTALO，外接负载电容，部分芯片还要求有限流电阻和反馈电阻），谢谢各位了，希望大家能给出宝贵的意见，最好能上图！3Q

作者: CBOBO 时间: 2012-1-20 20:44
CPU出为经过电阻,再到电容,最后到晶振脚,电容靠近晶振脚.周围不能走线.

作者: any_014 时间: 2012-2-2 13:41

CBOBO 发表于 2012-1-20 20:44
* f& B7 s1 C6 ^0 p! y* B, W! f' oCPU出为经过电阻,再到电容,最后到晶振脚,电容靠近晶振脚.周围不能走线.

为什么先经过电容再到晶振？

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)