EDA365电子论坛网

标题: 这个PCI-E差分信号的电阻是如何接的？ [打印本页]

---

作者: jiangchun9981    时间: 2011-12-25 10:44
标题: 这个PCI-E差分信号的电阻是如何接的？


1 a; V  {4 G, _1 S9 }% S
' c; k/ \; x% b
% g1 Y) w9 t3 \( \


% h% y0 Y+ b$ m1 W+ v+ }: A6 x如手册里说的几个100欧的差分电阻是怎么接的？ 这里差分线的PULL DOWN ，PULL UP指什么？
3 |/ d1 d4 P3 n" G6 X* ?

---

作者: beyondoptic    时间: 2012-1-7 16:00
这里的100ohm是指PCIE2的100ohm差分阻抗，上下拉是指CML电路内部已经匹配好的电路，你做PCB设计不用关心那个。这个PCIE带了均衡和加重。
% H6 z$ ]6 W# }6 y1 c

---

作者: jiangchun9981    时间: 2012-1-12 10:31
非常感谢！ 查找过很多资料了，特别找到是TI关于电平匹配方面到文档，确实是如2楼说的，可以直接链接就可以了。芯片(in chip)内部已经有匹配电阻了。

---

作者: bruce8949    时间: 2012-2-1 11:26
,确实如此！
) T/ a) J$ |  C6 o, q4 L9 t如果hw design需要注意的地方，pdf会详细说明的

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2