EDA365电子论坛网

标题: 关于PADS的使用问题（CAE封装）？ [打印本页]

作者: IC_555 时间: 2022-9-15 15:31
标题: 关于PADS的使用问题（CAE封装）？
在用PADS2007制作CAE封装时，我想做一个QFN-32的处理器封装，但是用“CAE decal warzid" 这个功能做四边形封装时出现了两个问题无法解决：
1. 引脚的排列顺序总是与标准的芯片引脚顺序不一致！而且很难调整！如果在管脚排列里一一的修改，实在很麻烦，有没有更好的设置方法呢？
2.相邻十字交叉的管脚的名字标识总是互相覆盖和叠加在一起，把边框放大后这个问题还是解决不了! 请问有没有更好的设置方法呢？

作者: Dollche 时间: 2022-9-15 17:01
多多分享实际的例子、有实际用处的。

作者: serenade 时间: 2022-9-15 17:31
如果与标准芯片管脚排列相差很大，建议不要用warzid功能，自己手动设置管脚位置，至于管脚名可以在建立parttype时的edit electrical里定义，很方便的。

作者: limerence 时间: 2022-9-15 17:35
增加pin spacing 的值。

作者: bfhbdghr 时间: 2022-9-15 17:40
手动做比向导快，我从来不用向导做元件，利用重复放置管脚功能，一般做个CAE1-2分钟就OK了，简单的几十秒。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)