EDA365电子论坛网

标题: EMC整改QP超标 [打印本页]

作者: doleph 时间: 2022-9-9 13:29
标题: EMC整改QP超标
最新有个板子EMC传导测试中，PK和AV都过了，高频段QP超标，输入输出端加磁珠、增加nF级电容均无效，找不到整改方向，请高手帮忙，谢谢！

电源.PNG (121.79 KB, 下载次数: 6)

DCDC原理图

捕获2.PNG (173.69 KB, 下载次数: 10)

EMI传导测试

PCB.PNG (122.52 KB, 下载次数: 8)

DCDC布线 PCB

作者: doleph 时间: 2022-9-9 13:33
由于空间限制，C3不能摆放到芯片的VIN引脚，另外R1已经改成300K，把开关频率从608K降至395K左右。

作者: killer00 时间: 2022-9-14 09:07
1232131232132132132

作者: sam00789 时间: 2022-9-15 17:45
电感下面的地去掉，改从其他地方走。自举电容不要太靠近地。layout原则上，输入的滤波电容地、芯片地、输出滤波电容地要在同层连接，尽量不要靠过孔连接。

作者: xiaoyanz 时间: 2022-9-16 08:48
电容C3之前的回路要尽可能的缩小，图示PCB横向拓展的太长。

作者: xiaoyanz 时间: 2022-9-16 08:49
本帖最后由 xiaoyanz 于 2022-9-16 09:11 编辑

建议芯片可以逆时针旋转180度，看电容c3距离u2的输入引脚的距离，可考虑在dcdc输入端再增加一个C3电容。
dcdc的输入输出回路不是很好，图示方向讲c59、11旋转180度，输出部分将c7-c73靠近L1下端或左侧放置，使输入输出地贯通，减小回路，以降低辐射。

作者: doleph 时间: 2022-9-16 15:49
本帖最后由 doleph 于 2022-9-16 15:57 编辑

感谢楼上两位提出的整改意见，让我受益匪浅。由于空间限制，C3不能排到Vin引脚边上。后来发现电源另有两个分支，有7.8KHz的干扰源靠近两个分支，增加了RC PI滤波，电容10uF，电阻10欧。现在对PCB重新布线，如图所示。考虑到电源走线铺铜，由于寄生电容的存在，可能导致高频噪声直接耦合到地，使滤波电路失效，因此电源走线附近没有铺铜。在电感输出端增加了磁珠，输出的小电容都放置在电感左侧，与电源芯片直接共地。由于旋转改动太大，没有改变布局。请对新布线结果提出宝贵意见。

重布线.PNG (114.26 KB, 下载次数: 9)

重新布线

作者: 指尖的流沙 时间: 2022-9-19 12:09
所以你是怎么确认是DC-DC出来的辐射？

作者: doleph 时间: 2022-9-19 13:50
使用近场探头探测过，干扰源在DCDC输出电感位置。

作者: gang_0187 时间: 2022-9-19 17:33
感觉C3电容滤波没有作用，应该从C3下方引出地线，注意电流的回流。

作者: gang_0187 时间: 2022-9-19 17:35
FB1接线不对吧，应该是和负载接，不是先接了然后再接负载。

作者: xiaoyanz 时间: 2022-9-19 19:17

doleph 发表于 2022-9-16 15:49
6 E# s. r7 P0 V/ h9 b: U( c; e$ v感谢楼上两位提出的整改意见，让我受益匪浅。由于空间限制，C3不能排到Vin引脚边上。后来发现电源另有两个 ...

FB1从原理上的位置不对，电感出来先经过大电容再经过小电容，再经过FB隔离到下一级。

作者: xiaoyanz 时间: 2022-9-19 19:22

gang_0187 发表于 2022-9-19 17:33# S4 U7 V# S% Q
感觉C3电容滤波没有作用，应该从C3下方引出地线，注意电流的回流。

即使不用探头探测，电感附近也一定是干扰的源头，因为此处电流不停的变化。此处两个思路可解决辐射：1、缩小环路，特别是dcdc转换处的环路2、手柄处是辐射天线，想办法从此处下手，抑制或降低辐射的幅度。比如增加磁环，当然要看你产品的空间。还有其他滤波手段可加。

作者: 三金鑫 时间: 2022-10-18 15:25
我司有EMC实验室（有2个电波暗室）和10位经验丰富的整改工程师，有遇到静电、传导（CE）、辐射（RE）、EFT、浪涌问题整改不过，我司可以提供免费整改服务。有需要可以联系我，蔡先生，电话15915462961（可加微信）。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)