EDA365电子论坛网
标题:
关于两个PCB互连的叠层设计问题讨论
[打印本页]
作者:
hawk1226
时间:
2022-8-24 20:43
标题:
关于两个PCB互连的叠层设计问题讨论
本帖最后由 hawk1226 于 2022-8-25 12:00 编辑
$ b4 e% w, @/ F/ c
) g) u6 c2 y. Y+ U4 ^/ i" I8 Q
最近做一个项目，外购CPU核心板，自行开发接口板；
. Y( m# w: m, N6 L" R
接口板设计了千兆PHY，最后发现网络在千兆模式下传输失败，
5 w/ P5 }$ z, R
经过测量信号SI发现，TX信号在PHY端变形，上升沿变缓，
1 | p1 Q9 v" [' x# V$ w6 W D( E
而在厂家提供的开发板上，信号没有变形；
1 x* }7 u; y5 } t
厂家开发板RGMII设计走线 4mil，我司设计接口板RGMII设计走线 6mil（50Ω）。
! R- |. W9 i9 I; K3 l
我猜测核心板走线设计应该是 4mil （50Ω）。
+ d* i6 |/ U; u: Z( p& m" j
$ y2 K' S" c' j# D3 t# X
各位同仁，关于这类设计中，应该怎么来设计PCB叠层。
8 }, j- I4 Z: h( u, d3 }
有没有好的意见建议。
, a+ P& j& s0 Q5 t) J, R
0 h( E R$ ^# `; v
谢谢！
" ~) V1 _# Y+ [2 D& n5 ^
1 v' a# s0 x4 t: C6 I. ]5 P
8 i. v# K, X9 j) T# k3 D4 l
1 }: z& j R5 T L$ O; O, m
归纳一下：
" @+ S0 C" t( a9 c# u
两个PCB对接，阻抗设计是否应该成相同的线宽.
- m5 _7 a$ `" b8 A0 N7 j+ u+ F
比如，核心板8层，4mil=50Ω；接口板 4层，
6 f2 I( u. y+ q* g
方案一、接口板根据4层设计，空间较大，可设计成 8 mil = 50Ω；这样衰减小。
& Q5 b5 ]1 ]' _
方案二、接口板4层，但根据对接核心板的线宽，设计成 4mil=50Ω；
% k& N. g" I- D( ?3 u" I; z; U
这两个方案哪个更可行，根据我这个项目测试结果来看，方案二信号质量更好。
# y- Z! w- B3 Z) @
$ J! O& M6 m: S( _
作者:
Dollche
时间:
2022-8-25 09:31
坐等一个，学习的机会。哈哈
作者:
hcf830716
时间:
2022-8-26 15:56
个人理解的是阻抗不止跟线宽有关，线宽相同也不代表阻抗相同，两块板都统一按相同的阻抗值设计就可以吧。
作者:
bazhonglei
时间:
2022-8-26 22:22
核心板和接口板的线宽没有什么联系，保证阻抗匹配一致就行，不是说核心板线宽是多少接口板就是多少，阻抗匹配不是简单的线宽设置，涉及多个方面，具体的要根据你的板子叠层方式、线宽、板材等都有很重要关系
作者:
EDA_Mr_PENG
时间:
2022-8-27 22:02
上升沿变缓，是不是由于阻抗不匹配造成的，只要阻抗保持一致就行了。
作者:
killer00
时间:
2022-8-31 12:38
1234567890-
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2