EDA365电子论坛网
标题:
问一个CYCLONE III时钟输出驱动DA芯片的问题
[打印本页]
作者:
mengzhuhao
时间:
2011-11-9 09:51
标题:
问一个CYCLONE III时钟输出驱动DA芯片的问题
问一个CYCLONE III时钟输出驱动DA芯片的问题
4 y9 S8 o* m' g
+ o& E) N3 ^, q# f3 _* B
5 C1 _, O* Q# e# W
- h8 r" K- g6 U1 Y/ X$ d* \" M" r9 h
想用CYCLONE III产生一个100Mhz的时钟信号给一款12BIT的DA芯片
4 ]; ]& b# Q4 b2 R) E s/ u
9 E# M0 Q# k. i( j) _/ i Q( y
使用CYCLONE III内部的PLL CLK时钟专用管脚输出是否可以输出比较稳定频率的时钟？
9 t) r5 }1 \7 _2 O& _2 ^# g' z
" f# e- _$ L8 f: r- q
$ C! l6 q' B. O
6 n) S2 S, i" Y% K M
由于驱动DA芯片的接口包括时钟管脚、12位数据管脚于几个控制管脚
' q6 {) v6 ~4 r4 a# m# j# @
- I, C: Z, `8 `. j( l
4 O1 ]9 w l, N; m
N8 ?( V* j, u2 {5 L9 C
这个方面之前没接触过，那位有经验的朋友可以说说大致如何做比较好？
9 ~! x! Z7 }; k! h/ V
, R$ J* c1 p/ T' {
! q3 x3 ]# N. }; s$ F3 v: `! d
' j% l! B& H8 Q0 l- a
在使用PLL CLK专用时钟输出管脚是不是使用P级，有哪些注意事项么？
- ^* \1 b" w+ I8 T# }! L% W1 b
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2