EDA365电子论坛网

标题: 怎么修改导线的属性？ [打印本页]
作者: catking5252    时间: 2011-10-1 15:31
标题: 怎么修改导线的属性？
在allegro中，我把地分成了模拟地和电源地。因为设计原理图时候忘了把他们相连，所以在orcad中修改，把它们相连了；后来导入到allegro中，所有地网络变成了电源地，那么原来两种不同颜色的导线成了一种颜色，我觉得不太方便，那就又在原理图里面把电源地与模拟地分开了，之后导入allegro中，后来发现出现了很多DRC。而原本的模拟地的导线显示成电源地的导线。我想把drc消灭，怎么办？求救。
作者: longzhiming    时间: 2011-10-1 17:25
即然连了,就是同一个网络啊.肯定分不出颜色吧? 又把它分开了,你意思是,布好线再把它们相连?
作者: longzhiming    时间: 2011-10-1 17:29
本帖最后由 longzhiming 于 2011-10-1 17:32 编辑 1 B& x% \" l+ ^  ?! R( p" y4 x% u" F

: \: y; G- Z" C# c; @6 L1 k好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开来显示啊,除非用个元器件隔起来. 要不怎么办? 请楼下高手给答案.
作者: catking5252    时间: 2011-10-1 18:25
本帖最后由 catking5252 于 2011-10-1 18:28 编辑
8 ]3 n! l  e: e; {/ N( _. h  ]# l
longzhiming 发表于 2011-10-1 17:29
7 V' E9 o2 F% Q5 q3 ?好像软件还没那么智能,要有,那就好了,因实际应用中确实不同的地通常连在一起的. 而这样在PCB中颜色不能分开 ...

* F4 T; Z  F0 h- o4 @+ g/ X! f. I% ~5 ^. l+ g
不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到allegro中，然后又在orcad中把模拟地和电源地断开连接。再加载到allegro中，之后就有DRC错误。我在allegro中把模拟地和电源地的连线断开，依然有drc错误。想请教怎么消灭这些drc错误？
作者: longzhiming    时间: 2011-10-1 19:20
catking5252 发表于 2011-10-1 18:25
0 k% s. @6 Z- X3 l不好意思，我讲得不清楚。不是把颜色分开，而是，我在orcad中把模拟地和电源地连在一起后，加载到alleg ...

% a! l+ [* S$ i4 A5 w: X) x- F在tools菜单里有啊
作者: longzhiming    时间: 2011-10-1 19:21
Update DRC
作者: dbit    时间: 2011-10-1 21:42
在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从PCB中直接修改shape为FG就可以了。
作者: dbit    时间: 2011-10-1 21:44
你可以详细看一下DRC的说明再对症下药
作者: catking5252    时间: 2011-10-1 22:53
dbit 发表于 2011-10-1 21:44 ! {; w1 l' @% A& r" J5 e
你可以详细看一下DRC的说明再对症下药

; i3 I5 W3 X. D呀，终于有大侠明白我意思了。但是还是不懂怎么改。' x6 @/ r$ Z3 Y8 n% @1 Q5 X! R9 }
错误如下。% Y4 V/ K# Y4 U+ Z
  < DRC ERROR >           
. [2 ?2 o) u1 S/ @# \. g9 A3 j( p
4 D( x; F$ a" n7 v  Class:           DRC ERROR CLASS; S$ v, Q1 W2 r$ i
  Subclass:        BOTTOM. X9 c: j4 T1 |/ h1 r
  Origin xy:       (-833.54 -2264.18); ~- }; l, m& t5 F. F- L! d+ b
  Constraint:      Line to Thru Pin Spacing7 u% H  @% j3 H, j" i  e
  Constraint Set:  DEFAULT
3 ]  Q+ T2 M' g, t$ o  Constraint Type: NET SPACING CONSTRAINTS
$ e9 n! u5 q* @9 J: N$ s, Q+ C; e4 z+ J5 [& K
  Constraint value: 11 MIL/ }+ n2 N9 T9 C, L
  Actual value:     0 MIL& v( ^* p" W7 B* B0 |7 F" t

: S" e- _5 Q* c3 z* y# a& _2 A  - - - - - - - - - - - - - - - - - - - -- C( a3 y; C& X7 U4 z
  Element type:    SYMBOL PIN
+ O" j# C+ K1 w' x  Class:           PIN
3 ]; G! f- b! W/ ~; S9 P! k% Z8 t4 V
( u8 \6 K3 I4 G  G7 B* J  PIN:          R26.2# _% y; Q! t. }8 q" H
  pinuse:       UNSPEC
9 R" B% A# ~+ i( N7 H  location-xy:  (-856.52 -2287.16) ( ]. T8 i) s9 y' u+ C8 o
  part of net name:  GND_SMALL_SIGNAL) P! \, w; f7 ~1 p3 e
  - - - - - - - - - - - - - - - - - - - -% |7 t: P, ^8 a
  Element type:    ODD-ANGLE LINE SEGMENT8 k5 n. G4 v* L2 ~
  Class:           ETCH. U4 j% |* y6 a/ [" K% ~
  Subclass:        BOTTOM
8 A/ @  ]! H! v+ v8 k# i( A
3 Q- E# i) a1 }) T" E* V  part of a connect line
. @" U6 D$ S- I6 d, _  Not on a Net6 a# e3 H9 c1 Z6 n6 W8 u
: i: c! i! y4 z* q0 r& }2 A

8 H6 }; h. Y. i我发觉错误的地方都是NOt on a Net。但我怎么修改导线的属性，令到它是我要的网络呢？例如我本来是模拟地，相连后，变了电源地，再改，模拟地就出错了，但电源地就无问题。求大侠指教
作者: catking5252    时间: 2011-10-1 22:54
dbit 发表于 2011-10-1 21:42   Y  a8 g3 r# e. F8 Z  F& i9 ~
在原理图中并不知道FG或GND放在哪，你这样不断的改，当然会出现应当FG的地方变为GND,如果你想修正，建议从P ...
  ~, E# r0 ~5 U+ e* k% z. ~8 ^0 O
小弟新手自学。地不是shape，是导线来的。怎么改导线FG为GND呢。
作者: dbit    时间: 2011-10-3 11:52
DRC 描述是pin 和线 gap太小，是0，在16.3下，
! W5 D' ~8 s+ a8 n! N: ]1.allegro的linsence功换到SI模式(在file下的change editor),
$ x9 n% i- Z6 I  y0 N) T2.在logic菜单下有edit nets，点你想修改的网络就可以
作者: catking5252    时间: 2011-10-6 22:16
dbit 发表于 2011-10-3 11:52 . u  `9 V7 a8 l5 W( [7 B" G& Y
DRC 描述是pin 和线 gap太小，是0，在16.3下，
, J- C4 R0 G4 c) [1.allegro的linsence功换到SI模式(在file下的change editor ...
7 k& F+ Z; S3 P# \7 Y, U9 F3 y6 H
非常感谢您！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2