EDA365电子论坛网

标题: 元件贴装面是否应该灌铜 [打印本页]
作者: forevercgh    时间: 2008-6-16 09:39
标题: 元件贴装面是否应该灌铜
RT9 J) |3 ^: B5 m  g8 d
9 v4 F" T) a* r% M0 _% K
不灌铜$ k" x, f$ p' A0 D% C+ R9 C. ^) @. h
1.便于测试# r$ ^7 ^0 ]) z: }5 R, p9 X
2.走线受到外力作用容易剥落
1 D8 O) g' C) d7 G) K) }3 c1 V- V9 a, D" l- N
灌铜
; T; j- C3 M, z9 p$ v' s1.降低串扰
: @. Z/ ?6 U- K  u/ @2.有利于控制EMI. e9 B+ \0 Z8 d6 `9 \* d! Q
3.测试主要靠接插件，引脚，如果是BGA，就只能靠测试点了。
' U* {  D/ n( X. i* b' Q1 }6 @  o+ u3 T; a7 k

+ R6 z9 o) f/ i- e* Z" @见到不少板子贴装面是不灌铜的啊，为啥子啊？？？？
作者: steven    时间: 2008-6-16 10:06
看你的需求了，如果灌铜不是必须的就不需要灌。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2