EDA365电子论坛网
标题:
元件贴装面是否应该灌铜
[打印本页]
作者:
forevercgh
时间:
2008-6-16 09:39
标题:
元件贴装面是否应该灌铜
RT
( C& t" _4 O. b+ Q
- E7 h; o2 ~9 v
不灌铜
5 ^ W/ C+ m( y4 C1 p
1.便于测试
8 `5 l& Z$ e- D+ F& g: F9 v
2.走线受到外力作用容易剥落
: K/ G; C' ~# z4 p0 f
% P% N- V: Y" O* s; \; J
灌铜
+ _/ o) F' o$ B5 x& r' p- }: k
1.降低串扰
9 y1 ]: T' N+ C+ M" C: |. Y
2.有利于控制EMI
0 R) k( }- n' {
3.测试主要靠接插件，引脚，如果是BGA，就只能靠测试点了。
) I! m9 F ?7 F& s4 N
2 n2 H0 Y+ p& u! ], r( c
/ v# P; t2 r. K
见到不少板子贴装面是不灌铜的啊，为啥子啊？？？？
作者:
steven
时间:
2008-6-16 10:06
看你的需求了，如果灌铜不是必须的就不需要灌。
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2