EDA365电子论坛网

标题: 元件贴装面是否应该灌铜 [打印本页]
作者: forevercgh    时间: 2008-6-16 09:39
标题: 元件贴装面是否应该灌铜
RT+ _8 G9 c/ w  f7 Q+ `" a6 Y
0 G! J; f& r& w7 D+ F
不灌铜+ F% H6 r& K: V" h$ d
1.便于测试( u- N5 Y7 E( F* x! V
2.走线受到外力作用容易剥落
6 d# Q  g- G9 O, p' X- q* v
- I% G8 R- ]# p# N# v灌铜  N/ H0 I5 A, d+ l7 S7 _2 B2 H2 O
1.降低串扰
  O4 q' i( e; t9 I( N2.有利于控制EMI
" z( l2 Q- E& Q' s7 C3.测试主要靠接插件，引脚，如果是BGA，就只能靠测试点了。/ h/ J: R8 f/ P' H5 j( F* i
, t1 P  h# `  S3 J) T: p" L

/ N  \; `$ d2 v9 Q8 m见到不少板子贴装面是不灌铜的啊，为啥子啊？？？？
作者: steven    时间: 2008-6-16 10:06
看你的需求了，如果灌铜不是必须的就不需要灌。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2