EDA365电子论坛网
标题:
关于dsp和fpga的SDRAM布线问题
[打印本页]
作者:
pyj0314
时间:
2011-9-13 11:42
标题:
关于dsp和fpga的SDRAM布线问题
dsp通过外接2个SDRAM构成32bit数据线，同时将FPGA作为外设连接在EMIF上，还有FLASH，UART，
6 }& e. X% {' F Q/ w; Z! }; r
为了减轻负载，将FLASH和UART通过245缓冲隔离。
! ^ Z) D8 P. |
目前使用菊花链拓扑，SDRAM为最后一个节点，只在靠近DSP端串接匹配电阻，
$ {! Z/ X c+ b1 [
现在数据线仿真DSP作为驱动时过冲和下冲还可以，时序也可以，
# B6 I( P, _! ^& i' C
但在SDRAM作为驱动时，有严重的过冲，+5V~-1v，如果在SDRAM端也加匹配电阻，一是空间不够，二是时序也不满足了，
; e' a( I. J2 A _
我想知道这样的过冲有没有问题，我的拓扑结构是不是应该这样？
" X* ]/ r M- Q- h. n
$ ]7 L5 e9 ?: m; O, B) u
由于FPGA器件比较大，现在DSP到SDRAM最长的线长有3000多mil，且想工作在133MHz，可以实现么？
3 b# K' f L, h3 |6 i8 E: _
$ K- [6 l l* f4 V: y: J
各位大侠有做过这样的设计，SDRAM都可以工作在多大频率上，是什么拓扑啊，
) z0 h+ i4 Y, J, s
布线经验还望各位指教啊
作者:
pyj0314
时间:
2011-9-14 13:29
没有人回啊
作者:
zxli36
时间:
2011-9-14 13:45
我以前画过一个板子, SDRAM是CPU后边第一个节点的. 你试试,仿真下看看波形.
7 ~ u" [/ M6 A: }- i+ Q9 d* x' o$ A
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
