EDA365电子论坛网

标题: 基于FPGA的时统模块可靠性该怎么设计？ [打印本页]

作者: ononsiiii532 时间: 2022-2-24 13:28
标题: 基于FPGA的时统模块可靠性该怎么设计？
基于FPGA的时统模块可靠性该怎么设计？

作者: wewwqqee 时间: 2022-2-24 13:36
高可靠性永远是计算机系统中必不可少的重要需求，尤其是对于整个系统中用来产生统一时间信号的专用设备来说，其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上，它接收时统站发来的时间信号，完成与时统站送来时间信号的同步，同时回送一路供时统站延时检查和解调检查用，并向测控设备发送所需要的各种频率信号、时间信息和各种采样脉冲信号，来确保测控设备的定时与靶场的时间基准保持一致。
时统信号对信号噪声非常敏感，因此时统模块设计最关键的技术就是抗干扰技术。本系统采用大规模可编程逻辑器件实现修时、分频、产生时间信号和各种同步信号，以使时统接口模块集成度更高、可维护性增强；还充分考虑了EMC设计、时统信号的远距离传输；并且进行了PCB仿真设计。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)