EDA365电子论坛网

标题: 有谁布过SRIO或者其它高速差分串行总线吗？ [打印本页]
作者: lzming    时间: 2008-6-13 08:51
标题: 有谁布过SRIO或者其它高速差分串行总线吗？
最近在做一个东西，用的是SRIO，跑3.125G的速率，不知道哪位大侠做过，想请教一下该注意哪些东西?
作者: forevercgh    时间: 2008-6-13 17:36
在差分走线的终端以Pi型/T型端接实现阻抗匹配。: c" X6 {  N3 X+ {0 \
尽量避免走线参考层的切换。
0 e8 H( B& R+ B$ R( R& m 6 t. G3 p; g' [/ B

! s" |5 D. H2 V[ 本帖最后由 forevercgh 于 2008-6-13 18:44 编辑 ]
作者: Allen    时间: 2008-6-13 17:46
线不要太长，在控制好差分阻抗的前提下，尽量粗些，另外2根线要精确等长，参考平面里尽量避开过孔、连接器的反焊盘。
作者: wuxiaotao    时间: 2008-6-16 11:17
控制好差分阻抗,尽量走在统一层，减少过孔，有一个完整的参考平面，所附为TI 的一个layout guide(Implementing Serial Rapid IO PCB Layout on a TMS320C6455 Hardware Design)

Implementing Serial Rapid IO PCB Layout on a TMS320C6455 Hardware Design.pdf

127.99 KB, 下载次数: 75, 下载积分: 威望 -5

作者: liqiangln    时间: 2008-6-19 12:26
标题: ！
感觉你提供的信息太少了，还是做一些分析之后，再交流。
) f+ r( l1 p3 ~6 e- Q
) s0 p, C8 |* h" i$ h# m首先，芯片电平，叠层信息，传输距离，连接器和板材选型，多少对差分线，芯片内部的预加重和均衡功能都要给大家分析一下。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2