EDA365电子论坛网

标题: 掩埋式叠DIE封装方式 [打印本页]
作者: yjtj30xe    时间: 2022-1-27 10:50
标题: 掩埋式叠DIE封装方式
文章介绍新式材料与叠层芯片方式，有利解决模块多芯片，小空间约束。
! S$ m& H% E9 R% D6 C未来高密度,多层次的堆叠设计，不妨是一个好的方向选择来自-半导体制造月刊-兴森科技封装部
- e6 U& b3 ^5 T1 U) w4 c  a% t" p - Q" _1 O+ i" Q# S5 I* Y# }
6 J, v2 |$ x1 q
6 ?% v$ m: T  d5 E
# E5 n) m% p7 t) j( U

. d! _& V! a+ Y6 ?* i
$ }% E8 ^/ j6 d- ~, n: q
% E# M5 ~! ]7 j/ O" C4 L) h: i
作者: 刘工在线    时间: 2022-1-27 13:51
这个叠层太详细了，8 P5 }1 I, [  E7 L! S
我们公司用的都是4层板，中间是电源和地) F. C$ C; a& F% \
作者: lxxlstar    时间: 2022-3-24 16:09
感谢分享，好好学习！！！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2