EDA365电子论坛网

标题: 如何保证FPGA设计可靠性？ [打印本页]

作者: Houseefe 时间: 2022-1-18 15:59
标题: 如何保证FPGA设计可靠性？
为了FPGA保证设计可靠性, 需要重点关注哪些方面？

作者: DuBois_1wwe 时间: 2022-1-18 16:30
使用完全同步设计. 异步设计对路径延迟非常敏感, 因此不很可靠. 异步电路的一个例子是使用组合反馈的SR闭锁.

作者: WWolla 时间: 2022-1-18 17:15
绝不使用组合逻辑控制时钟信号. 因为在任何门控制时钟信号上可能产生短时脉冲干扰, 最终导致错误触发flip-flop.

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)