EDA365电子论坛网

标题: 请教如何读波形 [打印本页]

作者: hgsky 时间: 2008-6-11 17:43
标题: 请教如何读波形
请教从发的波形能看出什么？这个信号是好是坏？老大说这个信号不好我却看不出来请教

NDK 2.2K _DCLK.jpg (13.88 KB, 下载次数: 9)

NDK 2.2K_XCLK.jpg (13.54 KB, 下载次数: 3)

作者: steven 时间: 2008-6-11 19:00
过冲大，欠阻尼。

作者: forevercgh 时间: 2008-6-11 19:07

原帖由 hgsky 于 2008-6-11 17:43 发表
: a( `8 \& Y/ H6 h( c5 ~, |3 w# t请教从发的波形能看出什么？这个信号是好是坏？老大说这个信号不好我却看不出来请教

泰克测的波形？

作者: zhangcaihong 时间: 2008-6-12 14:31
过冲是有点大,但要看实际情况,对其他有没有影响,没影响就没关系

作者: lihongfei_sky 时间: 2008-6-12 18:43
只能看出过冲来，怎么看出欠阻尼得

作者: FLY 时间: 2008-6-12 22:25
标题: 问?
这波行是什么电路里的,哪个点的波形

作者: hgsky 时间: 2008-6-13 13:27

原帖由 forevercgh 于 2008-6-11 19:07 发表 # p) w$ U' a; _. t6 v w. C

8 [- n7 T3 F' n
5 U2 o8 i& W8 X1 \7 G$ ?% j泰克测的波形？

恩高手能不能解释下你说的意思过冲大是什么意思

作者: FLY 时间: 2008-6-15 09:11
标题: 过冲与下冲
过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

作者: zl_20080407 时间: 2008-6-15 11:54
学习

作者: ieracll 时间: 2008-6-15 15:32

原帖由 FLY 于 2008-6-15 09:11 发表 3 n6 }- R. w/ h# C+ t& d1 e/ g
过冲就是上升沿的那尖峰,下冲就是下降沿的那尖峰,这样的波形往往EMC也过不了

过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。
这是在网上收到的解释。
到底哪个是对的？

作者: luchang 时间: 2008-6-16 13:03
波形的好坏要看你的具体要求了。
第一个图过冲小一些，但clk的上升时间也更长一些。第二个图反之。

如果你的emc紧张，或者芯片的承受过冲能力较差，就用第一个图的端接，
如果你的timing紧张，芯片以及emc也能承受，就用第二个图的端接。

过阻尼和欠阻尼是相对于端接来说的，过阻尼则驱动不够，表现在receiver的waveform上可能信号沿上会有台阶或回勾，信号沿缓慢；欠阻尼就是驱动能力过剩，会造成较大的过冲。

作者: liqiangln 时间: 2008-6-19 12:22
标题: ！
建议你测量波形对比度时候，横轴的时间刻度要一致。

图形2可以再改善一下，毕竟上升沿快，时钟信号就是靠这个边沿，但是EMI就有了，所以再调调。

作者: yzl 时间: 2008-6-20 13:29
学习！

作者: jasonlu 时间: 2008-8-21 23:05
NDK是家晶振厂商吧!
你是测试的晶振的输出波形吗?
怎么不是正旋波啊?

作者: lht-tz 时间: 2013-8-22 13:02
看来过阻欠阻还是要下下功夫才能看懂

作者: 于争 时间: 2013-8-22 14:38
时钟信号吧。单从波形就能看出好不好？信号好不好判断的标准是什么？

建议从几个方面仔细查一下：
1、接收这个信号的芯片对上下冲的限制。
2、整个产品的EMI要求是否苛刻。
3、如果是时钟，这个时钟有没有特殊要求，比如抖动指标之类的。如果有，波形上看不出来，测一下频谱和相噪。
4、如果是同步总线里面的时钟，你还是加个大一点的串阻吧，几十兆的频率，边沿缓一点无所谓。
5、是否和其他重要信号靠的很近。

时钟信号不能只看波形的。

作者: xiaoyangren 时间: 2013-9-9 10:37
我也不懂，进来瞅瞅，没瞅明白。

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)