EDA365电子论坛网
标题:
关于前仿真时叠层设计的具体思路
[打印本页]
作者:
wcn312318697
时间:
2011-8-11 11:16
标题:
关于前仿真时叠层设计的具体思路
最近一直研究这个叠层设计，不过看到的大部分参考资料都是关于已确定的叠层参考设计，还有就是阻抗的如何计算之类的。。但是具体的操作思路都没有看到。。今天请教了个师哥，有所了解，贴出来让大家分享指正下哈：
5 o1 l, ^( L# [# Y- a
1.首先根据板子里的BGA的扇出来评估需走几层板，并分配好各层板的属性；
9 x+ v9 C( D( E; s" ~1 {
2.根据pin脚间距来确定钻孔大小（似乎有几个常用值）和走线大概宽度及走线所处叠层（一般走线宽度4、5、6mil，更低可走3mil），注意钻孔的安全间隔距离；
. W4 q1 ]) [+ ~' M& L9 \- q( C- u. b
3.将叠层设计与走线宽度，各层大概阻抗等要求与PCB厂商协商，厂商将反馈一个包括改进参数，和叠层厚度等具体信息的方案，可以互相协商；
, M& m# U1 s: `3 s4 ?% ^' L% l
4，根据厂商提供的数据利用SI软件可完成叠层的阻抗确定。完成叠层设计。
. B. J! d9 Z3 V% ]! t0 a# D- `+ R
0 A% `( @( D' R0 N5 {
我是新手，还没具体操作过，所以如果有不对或者不完善的地方请大家指正啊。。
. B1 q% L" {* e/ y" R2 G
最近一直研究这个叠层设计，不过看到的大部分参考资料都是关于已确定的叠层参考设计，还有就是阻抗的如何计算之类的。。但是具体的操作思路都没有看到。。今天请教了个师哥，有所了解，贴出来让大家分享指正下哈：
u% B1 @3 P+ p
1.首先根据板子里的BGA的扇出来评估需走几层板，并分配好各层板的属性；
1 n- g9 L* X5 Y( v3 I y
2.根据pin脚间距来确定钻孔大小（似乎有几个常用值）和走线大概宽度及走线所处叠层（一般走线宽度4、5、6mil，更低可走3mil），注意钻孔的安全间隔距离；
6 J4 a8 F$ L/ z4 O0 B p- H
3.将叠层设计与走线宽度，各层大概阻抗等要求与PCB厂商协商，厂商将反馈一个包括改进参数，和叠层厚度等具体信息的方案，可以互相协商；
0 d' G9 p8 S- N. ]4 N) }: K
4，根据厂商提供的数据利用SI软件可完成叠层的阻抗确定。完成叠层设计。
: F3 j4 R6 e$ W1 C! B) Y
# c7 A4 Q& S' ]4 S9 k
我是新手，还没具体操作过，所以如果有不对或者不完善的地方请大家指正啊。。
8 d5 L/ i* @0 l* j
未命名.jpg
(140.38 KB, 下载次数: 6)
下载附件
保存到相册
2011-8-10 15:32 上传
作者:
zhangqing
时间:
2011-8-11 12:58
路过。。。
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
