|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一、复杂繁琐的芯片设计流程$ A, |0 _" V @$ [+ r
8 k6 H+ B" w( ^: J- C9 t6 S6 S芯片制造的过程就如同用乐高盖房子一样，先有晶圆作为地基，再层层往上叠的芯片制造流程后，就可产出必要的 IC 芯片(这些会在后面介绍)。然而，没有设计图，拥有再强制造能力都没有用，因此，建筑师的角色相当重要。但是 IC 设计中的建筑师究竟是谁呢?本文接下来要针对 IC 设计做介绍。1 }& M! d h& Q S% ^% Y+ u
* m) U% Z. H. `! j' }. e
在 IC 生产流程中，IC 多由专业 IC 设计公司进行规划、设计，像是联发科、高通、Intel 等知名大厂，都自行设计各自的 IC 芯片，提供不同规格、效能的芯片给下游厂商选择。因为 IC 是由各厂自行设计，所以 IC 设计十分仰赖工程师的技术，工程师的素质影响着一间企业的价值。然而，工程师们在设计一颗 IC 芯片时，究竟有那些步骤?设计流程可以简单分成如下。
. q/ Q/ U1 x0 V9 l/ c& j/ p2 y& u, v, D0 ]. C) ?5 p+ \
设计第一步，订定目标! P4 P- b4 A5 D0 u- _1 t8 F
6 ?% p' ^8 E" K# {2 {在 IC 设计中，最重要的步骤就是规格制定。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑法规需要遵守，在确定好所有的功能之后在进行设计， 这样才不用再花额外的时间进行后续修改。IC 设计也需要经过类似的步骤，才能确保设计出来的芯片不会有任何差错。# `9 r. e: H$ F& E }3 [
4 c1 Z& e( z1 s; t9 ^- c+ p/ ]规格制定的第一步便是确定 IC 的目的、效能为何，对大方向做设定。接着是察看有哪些协定要符合，像无线网卡的芯片就需要符合 IEEE 802.11 等规範，不然，这芯片将无法和市面上的产品相容，使它无法和其他设备连线。最后则是确立这颗 IC 的实作方法，将不同功能分配成不同的单元，并确立不同单元间连结的方法，如此便完成规格的制定。. M. f0 Z$ j8 ~. R1 }- p' K3 z% {
4 W4 P9 w- T @设计完规格后，接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。在 IC 芯片中，便是使用硬体描述语言(HDL)将电路描写出来。常使用的 HDL 有 Verilog、VHDL 等，藉由程式码便可轻易地将一颗 IC 地功能表达出来。接着就是检查程式功能的正确性并持续修改，直到它满足期望的功能为止。& A; J2 l. t' f
$ N4 H% E* m- B" f6 m& o& V/ J# `6 w+ ~; _" h
, l8 ~/ ~. E9 A, P2 w) `% R& u
# ~. o& k& G- u
有了电脑，事情都变得容易9 y) z: L0 Y ^- a; v1 f0 c
, V7 u! q4 \* N: Q+ P$ p$ |7 S: ~有了完整规画后，接下来便是画出平面的设计蓝图。在 IC 设计中，逻辑合成这个步骤便是将确定无误的 HDL code，放入电子设计自动化工具(EDA tool)，让电脑将 HDL code 转换成逻辑电路，产生如下的电路图。之后，反覆的确定此逻辑闸设计图是否符合规格并修改，直到功能正确为止。+ m' N6 J9 _# p, q* Z. |4 G; E
# d$ L* _4 O; [% ]! V
/ R7 v) z1 l% Z+ A7 f. I6 M! H. Q+ \% Z/ O, p, @7 t4 Q5 C0 {
▲ 控制单元合成后的结果
* F0 F7 ?. D; m% Z. } s
) t S# N. a8 @: p- t0 I# X2 ^最后，将合成完的程式码再放入另一套 EDA tool，进行电路布局与绕线(Place And Route)。在经过不断的检测后，便会形成如下的电路图。图中可以看到蓝、红、绿、黄等不同颜色，每种不同的颜色就代表着一张光罩。至于光罩究竟要如何运用呢?' `2 O. A! c6 H) B1 x
8 g7 b7 k8 p/ k! D0 }) ^* k9 B$ Y+ G8 W- J1 p1 d
! M& Q( s3 s# u" }% N$ l
▲ 常用的演算芯片- FFT 芯片，完成电路布局与绕线的结果* A4 [' E# x3 u2 O; \# D) ~: S
, j- H. n& I% b& k) Z* Z6 F2 {0 a
层层光罩，叠起一颗芯片) ?5 @ w- S7 ?# Z& w3 {/ x% L' o: w
! ]- X- V0 P: h% @. r首先，目前已经知道一颗 IC 会产生多张的光罩，这些光罩有上下层的分别，每层有各自的任务。下图为简单的光罩例子，以积体电路中最基本的元件 CMOS 为範例，CMOS 全名为互补式金属氧化物半导体(Complementary metal–oxide–semiconductor)，也就是将 NMOS 和 PMOS 两者做结合，形成 CMOS。至于什么是金属氧化物半导体(MOS)?这种在芯片中广泛使用的元件比较难说明，一般读者也较难弄清，在这里就不多加细究。
: Y) D3 V4 V8 g. W# F3 x
+ F7 S/ W7 ]9 R! ~2 M下图中，左边就是经过电路布局与绕线后形成的电路图，在前面已经知道每种颜色便代表一张光罩。右边则是将每张光罩摊开的样子。制作是，便由底层开始，依循上一篇 IC 芯片的制造中所提的方法，逐层制作，最后便会产生期望的芯片了。- ]- E* \6 P' Y2 g1 g7 V# E! L1 b2 q
+ l6 H2 p% i/ V5 X# Z- p
+ c9 [6 R( K- v( ]/ D% l- g' C( Y9 m, I6 o; q
至此，对于 IC 设计应该有初步的了解，整体看来就很清楚 IC 设计是一门非常复杂的专业，也多亏了电脑辅助软体的成熟，让 IC 设计得以加速。IC 设计厂十分依赖工程师的智慧，这里所述的每个步骤都有其专门的知识，皆可独立成多门专业的课程，像是撰写硬体描述语言就不单纯的只需要熟悉程式语言，还需 要了解逻辑电路是如何运作、如何将所需的演算法转换成程式、合成软体是如何将程式转换成逻辑闸等问题。! F- e. ~1 g i9 |5 X' ~, D
' }& s j' k, Y二、什么是晶圆?
: D3 q, ~ s- C0 F1 S5 O
& q+ h' t- R. Q! ?" _7 A在半导体的新闻中，总是会提到以尺寸标示的晶圆厂，如 8 寸或是 12 寸晶圆厂，然而，所谓的晶圆到底是什么东西?其中 8 寸指的是什么部分?要产出大尺寸的晶圆制造又有什么难度呢?以下将逐步介绍半导体最重要的基础——「晶圆」到底是什么。, v* `7 q+ w* m& P; Z1 e( d a
% `$ J* i. A* o; l; m
晶圆(wafer)，是制造各式电脑芯片的基础。我们可以将芯片制造比拟成用乐高积木盖房子，藉由一层又一层的堆叠，完成自己期望的造型(也就是各式芯 片)。然而，如果没有良好的地基，盖出来的房子就会歪来歪去，不合自己所意，为了做出完美的房子，便需要一个平稳的基板。对芯片制造来说，这个基板就是接 下来将描述的晶圆。
6 Z P m' z5 ]+ U5 j/ s9 ], |8 h# H) F) g1 p" ^+ Q
3 q2 B% i; T$ ^9 ?" T
首先，先回想一下小时候在玩乐高积木时，积木的表面都会有一个一个小小圆型的凸出物，藉由这个构造，我们可将两块积木稳固的叠在一起，且不需使用胶水。芯片制造，也是以类似这样的方式，将后续添加的原子和基板固定在一起。因此，我们需要寻找表面整齐的基板，以满足后续制造所需的条件。
5 i) _5 v- E+ e' O4 \4 Q7 T9 a8 `( E+ j
在固体材料中，有一种特殊的晶体结构──单晶(Monocrystalline)。它具有原子一个接着一个紧密排列在一起的特性，可以形成一个平整的原 子表层。因此，采用单晶做成晶圆，便可以满足以上的需求。然而，该如何产生这样的材料呢，主要有二个步骤，分别为纯化以及拉晶，之后便能完成这样的材料。2 h" ]; C. n/ k q* s% y5 N+ N4 n
3 M8 O7 B8 H. f/ J
如何制造单晶的晶圆
* u1 N d. K! c. m/ E, K( \- g; {% Z* W
纯化分成两个阶段，第一步是冶金级纯化，此一过程主要是加入碳，以氧化还原的方式，将氧化硅转换成 98% 以上纯度的硅。大部份的金属提炼，像是铁或铜等金属，皆是采用这样的方式获得足够纯度的金属。但是，98% 对于芯片制造来说依旧不够，仍需要进一步提升。因此，将再进一步采用西门子制程(Siemens process)作纯化，如此，将获得半导体制程所需的高纯度多晶硅。/ L, K I4 n! @, Z
% F9 b- O) U& f3 P, A- a0 T
# @$ q6 u/ v: x& T4 [4 T
1 p, f: M, A4 m/ |0 g* C
* K7 N. c+ V# v0 @! ?2 t& `: \接着，就是拉晶的步骤。首先，将前面所获得的高纯度多晶硅融化，形成液态的硅。之后，以单晶的硅种(seed)和液体表面接触，一边旋转一边缓慢的向上 拉起。至于为何需要单晶的硅种，是因为硅原子排列就和人排队一样，会需要排头让后来的人该如何正确的排列，硅种便是重要的排头，让后来的原子知道该如何排 队。最后，待离开液面的硅原子凝固后，排列整齐的单晶硅柱便完成了。
3 Z, X9 Q, U* ]+ M& j3 g, {7 p5 j, x
: ^8 g% Q" w) @$ _8 }* g p5 M
3 Z/ s0 }' ]+ z4 v& L9 m2 z: \7 j# Q
' h/ i, ^. I; s* H7 v; ~8 Z, k& Q( d1 C* f0 ^. X
7 S Q; f# e3 F ~1 a3 e1 h然而，8寸、12寸又代表什么东西呢?他指的是我们产生的晶柱，长得像铅笔笔桿的部分，表面经过处理并切成薄圆片后的直径。至于制造大尺寸晶圆又有什么 难度呢?如前面所说，晶柱的制作过程就像是在做棉花糖一样，一边旋转一边成型。有制作过棉花糖的话，应该都知道要做出大而且扎实的棉花糖是相当困难的，而 拉晶的过程也是一样，旋转拉起的速度以及温度的控制都会影响到晶柱的品质。也因此，尺寸愈大时，拉晶对速度与温度的要求就更高，因此要做出高品质 12 寸晶圆的难度就比 8 寸晶圆还来得高。
5 f, B: s! e' A2 y0 l2 f1 D' q) |" o |# Y/ v
只是，一整条的硅柱并无法做成芯片制造的基板，为了产生一片一片的硅晶圆，接着需要以钻石刀将硅晶柱横向切成圆片，圆片再经由抛光便可形成芯片制造所需的 硅晶圆。经过这么多步骤，芯片基板的制造便大功告成，下一步便是堆叠房子的步骤，也就是芯片制造。至于该如何制作芯片呢?
1 A3 D% X* f5 a- P; u6 L% q* g( |& G) B9 F" F, ^6 J8 w) \
层层堆叠打造的芯片 \& l8 m) S; V* Y) | R
+ o. }7 i3 H4 e
在介绍过硅晶圆是什么东西后，同时，也知道制造 IC 芯片就像是用乐高积木盖房子一样，藉由一层又一层的堆叠，创造自己所期望的造型。然而，盖房子有相当多的步骤，IC 制造也是一样，制造 IC 究竟有哪些步骤?本文将将就 IC 芯片制造的流程做介绍。
( s9 T) D0 m( b
* w$ z6 P9 L2 G在开始前，我们要先认识 IC 芯片是什么。IC，全名积体电路(Integrated Circuit)，由它的命名可知它是将设计好的电路，以堆叠的方式组合起来。藉由这个方法，我们可以减少连接电路时所需耗费的面积。下图为 IC 电路的 3D 图，从图中可以看出它的结构就像房子的樑和柱，一层一层堆叠，这也就是为何会将 IC 制造比拟成盖房子。& F8 t) P* {: E, J
3 }- Y# q/ b3 p8 y5 N, P9 D0 ]; p9 q
# J. h# d% C5 v% [/ u
# a: B6 m B' ~# T8 ?# m0 w
5 `% I) S @ ~" z: f0 l! U5 A' k& y. F1 G, w! A( S4 M" u# w' c" R
从上图中 IC 芯片的 3D 剖面图来看，底部深蓝色的部分就是上一篇介绍的晶圆，从这张图可以更明确的知道，晶圆基板在芯片中扮演的角色是何等重要。至于红色以及土黄色的部分，则是于 IC 制作时要完成的地方。- t( w$ P( E/ L8 [* f3 s& ^: {
; P6 K/ |7 |+ Q9 l I- V) R# x
首先，在这里可以将红色的部分比拟成高楼中的一楼大厅。一楼大厅，是一栋房子的门户，出入都由这里，在掌握交通下通常会有较多的机能性。因此，和其他楼 层相比，在兴建时会比较复杂，需要较多的步骤。在 IC 电路中，这个大厅就是逻辑闸层，它是整颗 IC 中最重要的部分，藉由将多种逻辑闸组合在一起，完成功能齐全的 IC 芯片。
+ E& N, G7 v+ L( V4 l. [( B: Z0 t/ T7 z0 o5 j+ F3 S3 p
黄色的部分，则像是一般的楼层。和一楼相比，不会有太复杂的构造，而且每层楼在兴建时也不会有太多变化。这一层的目的，是将红色部分的逻辑闸相连在一 起。之所以需要这么多层，是因为有太多线路要连结在一起，在单层无法容纳所有的线路下，就要多叠几层来达成这个目标了。在这之中，不同层的线路会上下相连 以满足接线的需求。) @+ \2 _# B0 f; v, h- ]! j: z7 e
: n% ~4 T$ O3 w% P! F7 d分层施工，逐层架构
?2 M9 c. U0 P, b( g) ^+ H
* w3 z1 W/ d* B( G1 q知道 IC 的构造后，接下来要介绍该如何制作。试想一下，如果要以油漆喷罐做精细作图时，我们需先割出图形的遮盖板，盖在纸上。接着再将油漆均匀地喷在纸上，待油 漆乾后，再将遮板拿开。不断的重复这个步骤后，便可完成整齐且复杂的图形。制造 IC 就是以类似的方式，藉由遮盖的方式一层一层的堆叠起来。( H- W2 d/ U' \4 g" v
4 k6 a5 u1 M/ @0 e3 h' o4 E: }0 ?8 c0 x: A# P2 X$ z
& C7 {" L1 x; g: r( J. T* W# Y制作 IC 时，可以简单分成以上 4 种步骤。虽然实际制造时，制造的步骤会有差异，使用的材料也有所不同，但是大体上皆采用类似的原理。这个流程和油漆作画有些许不同，IC 制造是先涂料再加做遮盖，油漆作画则是先遮盖再作画。以下将介绍各流程。
" D' d; z0 t7 C: V: F
! D2 j6 m& v' f# F& K/ ]金属溅镀：将欲使用的金属材料均匀洒在晶圆片上，形成一薄膜。
4 g/ Q# `% z% s8 M* A1 |* `; R
' M7 m! G7 Y8 h' `0 ?涂布光阻：先将光阻材料放在晶圆片上，透过光罩(光罩原理留待下次说明)，将光束打在不要的部分上，破坏光阻材料结构。接着，再以化学药剂将被破坏的材料洗去。" @, ]# s. `5 b( }
7 s$ c# _" i' `9 U! Z3 g4 n; _
蚀刻技术：将没有受光阻保护的硅晶圆，以离子束蚀刻。
" C6 b, `' T8 i& U4 n r
* W5 J" _% q+ B q光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。
& U% K# ~/ [4 G2 f9 Y- _6 a2 E% t5 X
5 y0 `$ |0 H0 b S最后便会在一整片晶圆上完成很多 IC 芯片，接下来只要将完成的方形 IC 芯片剪下，便可送到封装厂做封装，至于封装厂是什么东西?就要待之后再做说明啰。
' B. y! }5 A W& d8 F- A# p+ I- z- ?3 E0 x
& u8 o, w# D3 @+ ~7 A3 A4 `
; \! h! _2 b d+ f& D/ j1 L$ x" O: A* e- b
三、纳米制程是什么?' K, A! a6 P2 `1 s$ q8 r' W
* [& D Y) N* a( S三星以及台积电在先进半导体制程打得相当火热，彼此都想要在晶圆代工中抢得先机以争取订单，几乎成了 14 纳米与 16 纳米之争，然而 14 纳米与 16 纳米这两个数字的究竟意义为何，指的又是哪个部位?而在缩小制程后又将来带来什么好处与难题?以下我们将就纳米制程做简单的说明。
* c5 z% H% l( w* O+ F" V
' J/ E X, j X4 I, v2 v9 f. h# @纳米到底有多细微?/ Q4 r* \" c' @- f3 R
+ }8 F& f5 ~6 `9 C在开始之前，要先了解纳米究竟是什么意思。在数学上，纳米是 0.000000001 公尺，但这是个相当差的例子，毕竟我们只看得到小数点后有很多个零，却没有实际的感觉。如果以指甲厚度做比较的话，或许会比较明显。
( F9 [9 I1 ] [( x0 v$ V) ]% Q" L N3 ^+ b8 t
用尺规实际测量的话可以得知指甲的厚度约为 0.0001 公尺(0.1 毫米)，也就是说试着把一片指甲的侧面切成 10 万条线，每条线就约等同于 1 纳米，由此可略为想像得到 1 纳米是何等的微小了。0 }3 H @' X" r, j' b" N5 M5 |
/ ~' L) j+ G. h# |: Y# S3 g
知道纳米有多小之后，还要理解缩小制程的用意，缩小电晶体的最主要目的，就是可以在更小的芯片中塞入更多的电晶体，让芯片不会因技术提升而变得更大;其 次，可以增加处理器的运算效率;再者，减少体积也可以降低耗电量;最后，芯片体积缩小后，更容易塞入行动装置中，满足未来轻薄化的需求。
* G, S, D) h" R4 M/ R7 k: m/ }
3 J3 l+ I+ O( g: h8 g) h再回来探究纳米制程是什么，以 14 纳米为例，其制程是指在芯片中，线最小可以做到 14 纳米的尺寸，下图为传统电晶体的长相，以此作为例子。缩小电晶体的最主要目的就是为了要减少耗电量，然而要缩小哪个部分才能达到这个目的?左下图中的 L 就是我们期望缩小的部分。藉由缩小闸极长度，电流可以用更短的路径从 Drain 端到 Source 端(有兴趣的话可以利用 Google 以 MOSFET 搜寻，会有更详细的解释)。0 V% D$ J1 n' Q3 E
. m7 {5 D# S @7 ]4 i
; z! g& i8 k# j2 s5 @: l* g. k& q1 R: o5 ^8 O
此外，电脑是以 0 和 1 作运算，要如何以电晶体满足这个目的呢?做法就是判断电晶体是否有电流流通。当在 Gate 端(绿色的方块)做电压供给，电流就会从 Drain 端到 Source 端，如果没有供给电压，电流就不会流动，这样就可以表示 1 和 0。(至于为什么要用 0 和 1 作判断，有兴趣的话可以去查布林代数，我们是使用这个方法作成电脑的)
% {1 Q0 ~: x6 a* q: |1 X, H. I, U2 E2 }+ i
尺寸缩小有其物理限制
: \: p8 A% z0 _% i% M {. s2 V- C
" c6 \+ b9 I& n Q9 s B8 ]不过，制程并不能无限制的缩小，当我们将电晶体缩小到 20 纳米左右时，就会遇到量子物理中的问题，让电晶体有漏电的现象，抵销缩小 L 时获得的效益。作为改善方式，就是导入 FinFET(Tri-Gate)这个概念，如右上图。在 Intel 以前所做的解释中，可以知道藉由导入这个技术，能减少因物理现象所导致的漏电现象。
) v# M2 J0 p8 g) O' y- C3 _$ z8 s% Z+ Z1 B! m X, }2 Y2 }4 G* T8 Q/ L2 _
+ v+ A' v R& M4 Z+ M) \/ f
( I6 x. \. `. Q0 o
更重要的是，藉由这个方法可以增加 Gate 端和下层的接触面积。在传统的做法中(左上图)，接触面只有一个平面，但是采用 FinFET(Tri-Gate)这个技术后，接触面将变成立体，可以轻易的增加接触面积，这样就可以在保持一样的接触面积下让 Source-Drain 端变得更小，对缩小尺寸有相当大的帮助。
3 B2 B0 O3 r9 J% f9 @4 r% B) L, e Q* W4 e2 k+ g
最后，则是为什么会有人说各大厂进入 10 纳米制程将面临相当严峻的挑战，主因是 1 颗原子的大小大约为 0.1 纳米，在 10 纳米的情况下，一条线只有不到 100 颗原子，在制作上相当困难，而且只要有一个原子的缺陷，像是在制作过程中有原子掉出或是有杂质，就会产生不知名的现象，影响产品的良率。& w: h; I4 b4 L" J% ]
( ^8 P0 e9 }9 m$ G8 w9 w
如果无法想像这个难度，可以做个小实验。在桌上用 100 个小珠子排成一个 10×10 的正方形，并且剪裁一张纸盖在珠子上，接着用小刷子把旁边的的珠子刷掉，最后使他形成一个 10×5 的长方形。这样就可以知道各大厂所面临到的困境，以及达成这个目标究竟是多么艰巨。
3 o) s8 F4 L8 X9 w) l! t& d+ N/ P# d6 l+ G. I2 U& G5 L
随着三星以及台积电在近期将完成 14 纳米、16 纳米 FinFET 的量产，两者都想争夺 Apple 下一代的 iPhone 芯片代工，我们将看到相当精彩的商业竞争，同时也将获得更加省电、轻薄的手机，要感谢摩尔定律所带来的好处呢。
! [1 T9 g+ f% G3 V- a$ `" x1 [3 [1 |
四、告诉你什么是封装
7 \4 N# K' L' l( }+ w' p4 @2 \( d* f, K; j1 T1 H- F
封装，IC 芯片的最终防护与统整8 U j% E1 F1 h! \
D( x8 W; U; V4 N1 ?: U# z
经过漫长的流程，从设计到制造，终于获得一颗 IC 芯片了。然而一颗芯片相当小且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为芯片的尺寸微小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。因此，本文接下来要针对封装加以描述介绍。4 _$ r8 S6 R& u/ L, p, ^. P' H
! |8 m; M Z8 M2 H4 a5 q# x9 E目前常见的封装有两种，一种是电动玩具内常见的，黑色长得像蜈蚣的 DIP 封装，另一为购买盒装 CPU 时常见的 BGA 封装。至于其他的封装法，还有早期 CPU 使用的 PGA(Pin Grid Arrayin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封装)等。因为有太多种封装法，以下将对 DIP 以及 BGA 封装做介绍。# w) k1 B' ~+ ^ B+ |% W7 W
0 e9 A! _6 j. N0 n! f. ]* D- A传统封装，历久不衰
: }+ C8 C8 v- P8 q! s
; n& [) e, b- ]% r/ F% V8 `0 J首先要介绍的是双排直立式封装(Dual Inline Package;DIP)，从下图可以看到采用此封装的 IC 芯片在双排接脚下，看起来会像条黑色蜈蚣，让人印象深刻，此封装法为最早采用的 IC 封装技术，具有成本低廉的优势，适合小型且不需接太多线的芯片。但是，因为大多采用的是塑料，散热效果较差，无法满足现行高速芯片的要求。因此，使用此 封装的，大多是历久不衰的芯片，如下图中的 OP741，或是对运作速度没那么要求且芯片较小、接孔较少的 IC 芯片。# \0 \/ m$ c& @! ]4 t, K+ X- w
5 H! l9 [2 `! i L6 Y3 h8 ^7 @+ r4 S2 ~
$ v8 w' C4 e; D- `4 [
- Y1 m, ]2 l+ W. [▲ 左图的 IC 芯片为 OP741，是常见的电压放大器。右图为它的剖面图，这个封装是以金线将芯片接到金属接脚(Leadframe)。(Source ：左图 Wikipedia、右图 Wikipedia)
$ ?9 B/ z9 G% M ]) U/ N+ p1 }' P7 n0 y% n& D
至于球格阵列(Ball Grid Array，BGA)封装，和 DIP 相比封装体积较小，可轻易的放入体积较小的装置中。此外，因为接脚位在芯片下方，和 DIP 相比，可容纳更多的金属接脚相当适合需要较多接点的芯片。然而，采用这种封装法成本较高且连接的方法较复杂，因此大多用在高单价的产品上。8 S; A+ F& y+ f! z& a8 m
! b* V4 z6 m" W
. \$ h1 t8 g9 S$ w. W) ?% G7 p x- t# k! [' z
▲ 左图为采用 BGA 封装的芯片。右图为使用覆晶封装的 BGA 示意图。(Source：左图 Wikipedia)7 L& t+ W! Q. | j. P' C
3 Q1 T6 e( l2 T% }, D+ f9 f行动装置兴起，新技术跃上舞台; O+ Z1 q* L- ~2 T' `* C
% _7 e& ]3 b# ?
然而，使用以上这些封装法，会耗费掉相当大的体积。像现在的行动装置、穿戴装置等，需要相当多种元件，如果各个元件都独立封装，组合起来将耗费非常大的 空间，因此目前有两种方法，可满足缩小体积的要求，分别为 SoC(System On Chip)以及 SiP(System In Packet)。: r" h% h: W5 r5 Z
# n8 E, |5 }' p C7 `/ Y
在智慧型手机刚兴 起时，在各大财经杂誌上皆可发现 SoC 这个名词，然而 SoC 究竟是什么东西?简单来说，就是将原本不同功能的 IC，整合在一颗芯片中。藉由这个方法，不单可以缩小体积，还可以缩小不同 IC 间的距离，提升芯片的计算速度。至于制作方法，便是在 IC 设计阶段时，将各个不同的 IC 放在一起，再透过先前介绍的设计流程，制作成一张光罩。
+ ?+ d& t ~. C/ B1 W
2 P% S8 X. K- ^然而，SoC 并非只有优点，要设计一颗 SoC 需要相当多的技术配合。IC 芯片各自封装时，各有封装外部保护，且 IC 与 IC 间的距离较远，比较不会发生交互干扰的情形。但是，当将所有 IC 都包装在一起时，就是噩梦的开始。IC 设计厂要从原先的单纯设计 IC，变成了解并整合各个功能的 IC，增加工程师的工作量。此外，也会遇到很多的状况，像是通讯芯片的高频讯号可能会影响其他功能的 IC 等情形。
q2 F* _: L& F" I, m4 s% y
z0 e4 g2 C. b V此外，SoC 还需要获得其他厂商的 IP(intellectual property)授权，才能将别人设计好的元件放到 SoC 中。因为制作 SoC 需要获得整颗 IC 的设计细节，才能做成完整的光罩，这同时也增加了 SoC 的设计成本。或许会有人质疑何不自己设计一颗就好了呢?因为设计各种 IC 需要大量和该 IC 相关的知识，只有像 Apple 这样多金的企业，才有预算能从各知名企业挖角顶尖工程师，以设计一颗全新的 IC，透过合作授权还是比自行研发划算多了。
. S# P ]: r+ {: l# w ^$ }3 b5 K3 s. M% Q1 g0 G, ?8 V( z
折衷方案，SiP 现身
4 w: R* I. E Q! S/ S: L9 o% J( R+ V: n( N+ O% N2 i2 Z) C
作为替代方案，SiP 跃上整合芯片的舞台。和 SoC 不同，它是购买各家的 IC，在最后一次封装这些 IC，如此便少了 IP 授权这一步，大幅减少设计成本。此外，因为它们是各自独立的 IC，彼此的干扰程度大幅下降。
* B" n, M8 e3 ?& U
5 d9 O& r: _% P: Q/ }- K: D
, j7 v8 N2 C2 G o4 i3 ^$ d
4 r' T. u* x3 e$ Z) \( f▲ Apple Watch 采用 SiP 技术将整个电脑架构封装成一颗芯片，不单满足期望的效能还缩小体积，让手錶有更多的空间放电池。
/ j+ C) Z. ]( c" o+ r. U5 K采用 SiP 技术的产品，最着名的非 Apple Watch 莫属。因为 Watch 的内部空间太小，它无法采用传统的技术，SoC 的设计成本又太高，SiP 成了首要之选。藉由 SiP 技术，不单可缩小体积，还可拉近各个 IC 间的距离，成为可行的折衷方案。下图便是 Apple Watch 芯片的结构图，可以看到相当多的 IC 包含在其中。6 g# V1 @& k- M+ d/ t
3 D4 D, O8 s4 S! ]) F5 n, i$ a+ e0 H) |( Q2 O
) d6 _7 j& B$ p, u, D( p
( A7 |# L, B6 J* X& k; s! d8 A- D/ V
|
|
/1 
发表于 2021-9-10 10:41
收藏
淘帖
支持！
反对！
