EDA365电子论坛网

标题: 前几天看了一个ddr的pcb布线，感觉很不规范，不过居然是厂家推荐的 [打印本页]

作者: matice 时间: 2008-6-4 10:22
标题: 前几天看了一个ddr的pcb布线，感觉很不规范，不过居然是厂家推荐的
1 没有匹配
2 没有严格差分
3 没有严格等长，没有蛇形线。
4 菊花链拓扑

还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？

作者: steven 时间: 2008-6-4 12:06
不能说绝对不行，要根据具体情况看影响到什么程度。
比如没有匹配，那阻抗失配到什么程度？足以影响信号质量？没有严格等长，那相差到什么程度？相差1000mil，2000mil？
平时遵守的规范是追求完美的规范，是个通用规则，可以适用于绝大多数的设计。我们遵守这个规范，就能保证大多数设计不出问题。
如果你是高手，可以不全部遵守规范，可以按照“够用就好”的原则来设计，比如等长线，你很有把握或很有经验确定误差200mil没有问题，那你完全可以按照200mil的公差设计，这样就比有些设计中误差严格控制在20mil或50mil省时省力得多。但对于新手，还是尽量遵守设计规范，保持一个良好的设计习惯更为重要。

作者: mengzhuhao 时间: 2008-6-4 18:34

原帖由 steven 于 2008-6-4 12:06 发表 % I) O% B; ^7 v: U7 i) W$ Y2 ^
不能说绝对不行，要根据具体情况看影响到什么程度。
! m, T/ U1 I4 l6 U' }5 W1 Y* j比如没有匹配，那阻抗失配到什么程度？足以影响信号质量？没有严格等长，那相差到什么程度？相差1000mil，2000mil？
' T$ ?$ O! b7 L" `8 b平时遵守的规范是追求完美的规范，是个通用 ...

说的非常好

作者: zhangcaihong 时间: 2008-6-5 10:41
有道理

作者: cmos 时间: 2008-6-6 13:47
不要被所谓规范束缚你，但你要知道他们是怎么来的，自然你就会有你自己规范了。

作者: ade-0902 时间: 2008-6-6 16:00
不是說得好﹐而是說得在理吧了
達到要求即可﹐應該理解為在一般情況下能成為QA的PASS品。但在環境惡劣的條件下呢﹐也許就不行了
就比如說電腦主板﹐一線大廠和二線大廠的區別﹐相信在資金允許下你肯定買一線的（不要說是買品牌﹐品牌也是靠實力來的）﹐不是二線廠不是不想做好﹐而是技朮跟不上
但是你有機會﹐就一定要做最好的﹗（在EMC理論指導下工作﹐當然也有經驗）

作者: towner 时间: 2008-6-10 20:46
louzhu讲的好,繁体字看着怪怪的,台湾公司吧

作者: ling11052001 时间: 2008-6-11 14:00
我觉得是那样的,能用就好,有时规范多了,真把人搞晕啊,
性能OK,生产方便,成本低,老板高兴了.........

作者: frankyon 时间: 2008-6-12 13:08
标题: 做产品也难啊!
产品不光性能好, 还要便宜! 你要想到客户可不是冲着你的功能性能来的. 做生意要的都是利润!!
现在降成本, 能省则省! 经常把DDR匹配都去掉了等长也只做关键几根! 华为给武汉的一款产品也是这样的!

作者: cmos 时间: 2008-6-13 10:28

原帖由 frankyon 于 2008-6-12 13:08 发表
0 u' q3 d! x; G; J4 A# R产品不光性能好, 还要便宜! 你要想到客户可不是冲着你的功能性能来的. 做生意要的都是利润!!
* \, X) M& y" @1 O, A" p现在降成本, 能省则省! 经常把DDR匹配都去掉了等长也只做关键几根! 华为给武汉的一款产品也是这样的!

成本和等长有什么关系？为了省几个匹配电阻的钱？也可用等长把匹配电阻做掉，但不意味着不做等长阿。

作者: michaelw_wang 时间: 2008-6-25 07:20
I think it depends on how fast the ddr is supposed to run - more matching means higher speed supported.

作者: frankyon 时间: 2008-6-26 13:11
标题: 弱问一下大家对DDR线的包地怎么处理的?
一般的数据和地址线一般多少根包地线呢?
四层板还好点两层板很难处理哦!

作者: emanule 时间: 2008-9-14 20:17
最新的技术XDR是不需要match length的因为它使用了Data和add的复用 lz最好看一下你的工作频率

作者: sleepyingcat 时间: 2008-9-16 16:03
感觉大家都有一个误区,那就是PCB上走线严格等长,但是这样做真的好么?为什么要这样做呢?

作者: sleepyingcat 时间: 2008-9-16 16:08
实际严格等长是指驱动端到接收端完全等长,但是这段长度不仅仅包括PCB上的走线,还包括SUBSTEATE和IC里边的走线长度,所以说如果参考设计中出现不完全等长的走线,请务必先确认是不是这种情况.
当然也会有时序许可的情况下的不等长走线.
情况有很多种不能一棒子都打死!

作者: yun12 时间: 2008-9-23 17:26
登场桑主要市委了信号完整性考虑产品关键要看在恶劣工况的工作情况比如高温60 湿度90% 这样的环境你的产品还能常识见闻顶工作吗

作者: lt169 时间: 2008-10-30 09:33
我认为最好安装规范来做。

作者: banana 时间: 2008-11-2 11:09
还是要看实际效果的！！

作者: frankqs 时间: 2008-11-9 13:50
规范在那里？
呵呵！

作者: wesnly 时间: 2009-1-15 09:30
我是来学习的

作者: routon 时间: 2009-2-24 10:16

成本和等长有什么关系？为了省几个匹配电阻的钱？也可用等长把匹配电阻做掉，但不意味着不做等长阿。
1 K6 J( W! F/ R9 ucmos 发表于 2008-6-13 10:28

做了阻抗控制，PCB制板成本就上去了。

作者: mxic 时间: 2009-2-25 11:46
规范不是一成不变的，技术的更新规范也会随之更新

作者: duanjian205 时间: 2009-3-4 15:36
作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

作者: duanjian205 时间: 2009-3-4 15:37
21# routon

作了阻抗匹配成本就上去了，请问如果只用等长线，而不考虑阻抗匹配，对120MHz的DDR会有多大的影响？

作者: mig29h 时间: 2009-4-10 13:13
要不楼主可以看看freescale提供的资料

作者: shuiyu123 时间: 2009-8-6 10:16
5# cmos
说的在理也！！！！！

作者: cindy0924 时间: 2009-8-11 13:47
进来学习的，呵呵

作者: VooV 时间: 2009-8-21 23:28

1 没有匹配( X( c: S; Z# ]; T; H$ ^! ?
2 没有严格差分
1 y, Q0 ?- n- H1 c) X+ U/ V3 没有严格等长，没有蛇形线。' G* [5 ~3 B# r
4 菊花链拓扑
7 ^* y: C4 F4 I$ y" q8 V7 b6 d- R* c- |1 x3 Q
还是处理器的厂家给的参考布线，大家讨论一下，这也行吗？
7 p3 m, N) m3 }& ~matice 发表于 2008-6-4 10:22

1. ddr有on die termination，如果芯片可以容忍阻抗不匹配造成的反射，没必要在板上做匹配
2.松耦合没问题
3.完全没必要等长
4.完全可以用

作者: xiang 时间: 2011-8-17 09:56
我现在也做这样的案子，各种芯片的要求不一样吧

作者: terryadsl 时间: 2011-8-17 14:16
唔。。。其实我觉得画板也是如此。。。。要知道原理后形成自己的规范才是最重要的！！！！！虽然我还在不断的接收原理当中！！！

作者: dzwinner 时间: 2011-8-17 15:59
你们都想多了，楼主所说的应该就是传说中的DEMO板吧？里面的设计的确是够用就好的，所以很多数据线不等长，特别是地址线拓扑结构都不统一，我们在设计的时候最好不要照搬。特别是那种使用条件比较严格的产品，比如车载，军用设备，仪器等等。

作者: Happysheep224 时间: 2011-8-18 14:45
唔。。。学习了。那么什么样的速度需要做到很规范的布线呢？

作者: xiaoxiaoya 时间: 2019-4-29 15:24
看看

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)