EDA365电子论坛网

标题: 關於LVDS訊號問題 [打印本页]

作者: a2763338 时间: 2021-7-26 10:33
标题: 關於LVDS訊號問題
近期在Layout部分遇到一個不解的問題，依我之前對於LVDS訊號就是做對內等長及組內等長，但近期與其他工程師討論FPGA出線到Connector 不一定要做組內等長，而是注重在對內等長還有匹配 3W規範等。想請問只要做到(1) LVDS 對內等長 (2)保持良好平面 (3) 阻抗控制這三點就可以，LVDS對與LVDS對真的不做等長?

作者: startostar 时间: 2021-7-26 11:24
原则上单组等长即可，但是要关注多对信号间时序相位关系，如果不同信号之间相位关联密切，对于对之间长度差异不要过大

作者: myiccdream 时间: 2021-7-26 11:48
这个跟layout其实没多大关系，有的协议在多组数据传输的开始，会自己探测lane之间的差值，然后在发送端调整。
所以你做了是最优解，如果别人明确告诉你可以不做，那就可以不做

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)