EDA365电子论坛网

标题: 关于跨平面的说法。。。。 [打印本页]
作者: object    时间: 2008-5-30 14:07
标题: 关于跨平面的说法。。。。
各位达仁：/ c9 J3 H# K& x2 K
        要是有一层地参考平面，而另外一面是电源平面，如下：
) x- L9 n6 J. I0 Z" t4 c# z" m            TOP  ]! N" G0 V& C& Z4 D
            GND' n( N! _3 F" a7 D. ?
            SIGNAL  (这一层跨了POWER的分割线，对此信号危害大不大？？)
* F5 S/ U* Z  l, @. B/ v/ u            POWER
6 c, E  L) B, I- T            。。
) L4 K: o( a4 `, `( k) T6 O8 G            。。
/ `( o  h- m2 |& b! K3 `       请指教。
作者: liqiangln    时间: 2008-5-30 16:43
标题: !
危害是有的，你这个信号是经常反转的吗，如果是地址，数据什么就别这么弄了，如果是状态线实在没办法，可以在夸接处加一个电容，补偿回流路径。
作者: forevercgh    时间: 2008-5-30 20:48
由于PCB成本或实际应用所限，对于多电源系统，电地平面的分割在所难免（参考层的分割），但对于分割形成的slot（缝隙），确是应该关心有加！' H, u& S8 ~7 [

! p/ k9 \* j- Bslot的最直接效应就是改变了信号的回流路径，如果走线穿过了参考层中的slot（阻抗不连续），回流电流肯定会绕过slot，从而造成回路面积的增大。如果在他上面有高速信号信号走过（就像liqiangln版主所提到的经常翻转，边沿造成的变化的电场==》变化的磁场==》变化的电场==》。。。。。。。），不断翻转的信号电平就会造成原来不存在的EMI问题。
) z. Q+ R6 X; h1 P. C
/ K+ h% ?: O( ?其实EMI问题可以理解为串扰，确定这种分割做造成的影响大小，某种程度上就是要评估在临近走线或者平面上所造成的串扰是不是可接受的。2 ^. y4 W! w' F2 g6 g

' O# K7 V' A5 k# w) `个人觉得评估起来是个挺复杂的事儿 可能经验在这儿更有用
作者: forevercgh    时间: 2008-5-30 20:51
烦劳有经验的前辈结合实例指导定量分析方法。
作者: mengzhuhao    时间: 2008-5-30 20:55
原帖由 forevercgh 于 2008-5-30 20:51 发表 * S/ l/ }' q. v1 b% p' g5 s! ~' B
烦劳有经验的前辈结合实例指导定量分析方法。
见一些说法是在跨越的地方加电容 或者多打一些via
2 p: P5 u' O9 x+ f( w% g以形成返回路径的就近联通
作者: object    时间: 2008-5-31 18:19
但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。
作者: liqiangln    时间: 2008-5-31 23:52
标题: !
但是我们做日本客户的板时就不用去理会: 如果你给东芝，NEC，sony我想着肯定会让你改版的，日本的要求是业内基本最严格的。& h) b* i4 B4 W2 d8 e- w

7 C7 [5 V  y% E" R/ B这么做肯定不好，环路引线电感增加，EMI增加，具体风险还不好评估，所以还需谨慎。
作者: zsq0503    时间: 2008-6-2 11:50
原帖由 object 于 2008-5-31 18:19 发表 - [% S! E9 X" [' g. B
但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。
% R& E5 P% P4 u0 L
不会吧，我和NEC有过交流，他们的要求也是非常严格的，在这边做的PCB全部要拿到日本本部去评审，技术要求很高啊
作者: mengzhuhao    时间: 2008-6-2 18:37
原帖由 object 于 2008-5-31 18:19 发表
( i6 I) `" W  E; }, g但是我们做日本客户的板时就不用去理会，所以我们国内的这样的要求是不是太严 了，在很挤的板里这是做不到的，加电容也很难做到。呵，请指教。
所以经常能做到的就是打via在跨越区了
' Q4 E1 w5 J% w. r. x这可以起到一定的效果吧
作者: Allen    时间: 2008-6-3 21:48
通常的高速设计都不需要考虑此种情况下跨分割区的影响，有一种情况例外，那就是signal到GND平面的距离远大于到POWER平面的距离。
作者: northji    时间: 2008-7-11 22:14
allen,那如果SINGAL到GND 和SINGAL到POWER的距离是一样的呢？那是以哪个做为参考层呢
作者: Allen    时间: 2008-7-12 21:26
原帖由 northji 于 2008-7-11 22:14 发表
" Z; I, @7 H% M6 w1 E5 Xallen,那如果SINGAL到GND 和SINGAL到POWER的距离是一样的呢？那是以哪个做为参考层呢
6 V+ L7 ]6 U/ S- b& E6 j3 U% P
两者都是参考平面，但主要以地为主。
作者: r_agreement    时间: 2008-7-13 07:21
这种我觉得明显得看什么信号了嘛，就像楼上几位高手说的，“日本板子”，为啥有位大哥说日本美要求改版，因为在不影响质量得情况下，日本人为啥要改版啊，跨了普通I2C信号人家估计鸟都不鸟，这要看要求看具体实际问题的
作者: wdckill    时间: 2008-7-21 12:59
有一层地做参考,影响不大!
作者: hispeed    时间: 2008-9-21 18:29
适当考虑在做层叠结构的时候让信号层靠近地层.因为信号是自动寻找阻抗最小的回流平面的,所以信号边上有地层,不必在意电源层分割,除非象Allen所说的"有一种情况例外，那就是signal到GND平面的距离远大于到POWER平面的距离"



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2