EDA365电子论坛网

标题: PSpice Model Editor建模（三） [打印本页]
作者: thinkfunny    时间: 2021-5-24 10:17
标题: PSpice Model Editor建模（三）
3 B" \+ @$ ]% S
（三）打包子电路建模
: G  \& r7 I! X' b4 v在电路系统设计中，往往会用到许多重复的模块电路，为了方便每次的调用，我们可以将这些常用的模块电路打包建模，这样调用起来就会非常方便。下面就以一个LDO的例子来介绍如何进行这种方式的建模。2 q. z5 l- h! A( ~& o  j0 I# a
（1）需要打包的LDO原理图如下图左半部分所示，将其核心部分提取出来，如右半部分所示。+ ^8 y$ ~  n9 L0 M& X) |
8 H, i0 b: o/ s: b
8 L# _" W7 e9 N) f

+ o' @5 L1 ~& u. I（2）提取出核心部分后，在输入输出端口上标上相应的网络标号，这个网络标号以后就成为所建子电路的引脚名称。然后创建该模块的网表，如下图所示。" o" _. l( [# A, [' W

) b) m  ]3 B& N7 A& ~1 W ' o1 K2 K% u3 R. _8 G- C
  R+ [/ c8 D) l: }7 v8 t

! O$ n. t  V# ]: e8 D（3）新建.lib文件，将生成的网表文件copy到新建的.lib文件中，并加以修改。修改主要是添加子电路名称和引脚名称。4 _5 S& }* s5 k
- y" `+ X, E( P  P

3 i8 T% }  k7 ~6 i- D+ v' a
0 t+ X7 D  O7 R, |) n( [
作者: yin123    时间: 2021-5-24 11:21
PSpice Model Editor建模（三）
作者: regngfpcb    时间: 2021-5-24 16:10
PSpice Model Editor建模（三）
作者: uiabluqp    时间: 2021-5-24 16:14
PSpice Model Editor建模（三）



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2